Vivado IP集成器設計演示

Vivado IP集成器

Vivado起航

大家好，歡迎Vivado的一個(gè)快速演示，它是Xilinx新的設計套件，應用到7系列和以上的系列器件。

以下是中文釋義：

開(kāi)始

當你打開(kāi)Vivado IDE集成設計環(huán)境的時(shí)候，你首先看到的是開(kāi)始頁(yè)，在右邊是文檔，方法指導手冊和指引。
左邊是向導，他指導你創(chuàng )建新的工程，包括如何從ISE 和Planahead工具遷移到Vivado。

快速集成設計環(huán)境概要

創(chuàng )建一個(gè)新的工程后，Vivado IDE集成設計環(huán)境包含工程總結標簽就打開(kāi)了，這個(gè)標簽給你有關(guān)你的工程信息，比如現在的狀態(tài)，編譯流程，設置，錯誤和警告信息。

這個(gè)頂層菜單和工具條給你訪(fǎng)問(wèn)到通用的功能。

你工程的設計源被列在源視圖里。

左邊的這個(gè)部分叫做流程導航器。這是你控制和分析Vivado能力的地方，在后面的演示里，我們會(huì )一步一步來(lái)討論。在Vivado集成設計環(huán)境里，你能管理源文件，實(shí)現流程和所有的設計分析。

在Vivado里，有一個(gè)新的功能是IP裝配，也叫做IP集成。這個(gè)演示的剩下部分會(huì )顯示如何快速和容易地使用IP集成來(lái)創(chuàng )建一個(gè)復雜的子系統。

創(chuàng )造IP集成器設計演示

IP 集成器是一個(gè)圖形化設計工具，它在復雜的IP block（模塊）之間做接口級的連接。然而，因為IP集成器緊緊地連接到了Vivado IDE，設計者能在圖形化環(huán)境和Tcl互動(dòng)之間切換。

我們開(kāi)始運行一個(gè)簡(jiǎn)單的MicroBlaze軟處理器系統腳本。

當這個(gè)腳本在運行的時(shí)候，你能看見(jiàn)獨立的IP 模塊放置在模塊框圖里，還有在這些模塊之間的接口級網(wǎng)線(xiàn)連接。

我要加一些模塊到這個(gè)設計里，開(kāi)始，打開(kāi)這個(gè)MicoBlaze配置對話(huà)框，同時(shí)使能調試接口和AXI4數據接口。 通過(guò)右擊這個(gè)圖，IP就能被加到這個(gè)設計里，你也能使用查找對話(huà)框快速地來(lái)找到這些接口。這個(gè)IP可以來(lái)自第三方，也可以是你自己的。一個(gè)調試模塊被加上了，也連接到了處理器。注意開(kāi)始很深的綠色線(xiàn)標記表明可能的連接，很深的藍色線(xiàn)表示這是個(gè)接口級的連接。這個(gè)連接由多個(gè)相關(guān)的信號組成。在IP打包進(jìn)程中，這是通過(guò)IP-XACT自動(dòng)地創(chuàng )建。

現在，一個(gè)AXI GPIO外設會(huì )被連接到處理器，來(lái)自這個(gè)GPIO的輸出信號會(huì )作為外部的信號。

為了演示接口級連接的強大功能，我會(huì )在MicroBlaze處理器展開(kāi)這個(gè)AXI接口。所有要求的AXI4信號需要用單一連接連接到GPIO的外設。當這些接口級的連接創(chuàng )建時(shí)，互聯(lián)的DRC（設計規則檢查）也被實(shí)時(shí)地運行。

IP集成器支持任意的層次級。組成存儲系統的5個(gè)IP模塊現在會(huì )移動(dòng)成自己的層次。這個(gè)白色盒子顯示了你的層次。IP整合器支持任意的設計層次級。

IP集成器在互聯(lián)的IP模塊之間支持全部的參數傳播，確保結構化設計的正確性。一旦一個(gè)設計完成，Verilog或VHDL從這個(gè)框圖中就被產(chǎn)生。這整個(gè)IP框圖，或者任意的層次級能被快速地封裝并添加到Vivado的IP 目錄中。使系統級的IP模塊可以被重用。