節能LED顯示屏原理解析

LED顯示屏的節能概念悄然掀起，成為它最為吸引消費者眼球的亮點(diǎn)，也是近年來(lái)火爆增長(cháng)的原因。當然，經(jīng)過(guò)近幾年的瘋狂式增長(cháng)，目前這個(gè)行業(yè)也陷入了一種僵局以重新洗牌的困局。在這一困境之中，必然有許多企業(yè)受此影響而元氣大傷，甚至倒閉破產(chǎn)，當然也會(huì )有許多企業(yè)因此而走出陰霾，獲得更為長(cháng)遠的發(fā)展。這是行業(yè)的發(fā)展規律，任何企業(yè)都逃脫不了這一劫難，如何在劫難中重生，是每個(gè)企業(yè)當前比較關(guān)注的問(wèn)題。

在這個(gè)節能呼聲極高的時(shí)代，LED顯示屏的進(jìn)一步節能又無(wú)可厚非的成為了這個(gè)行業(yè)追逐的支撐點(diǎn)。很多企業(yè)在這一點(diǎn)上進(jìn)行各方面改良，在一定程度上有所改進(jìn)，實(shí)現了節能的效果，但是要實(shí)現更大意義上的節能，還有很長(cháng)的路要走，這需要整個(gè)行業(yè)的共同努力。

最近市場(chǎng)上出現了為數不多的節能led顯示屏，通過(guò)對供電電源的改進(jìn)對于led顯示屏的節能效果起到重大的提升，吸引了不少消費者的注意力，并給予了相當高的期待，很多led顯示屏廠(chǎng)家躍躍欲試，準備搶先引進(jìn)這一技術(shù)，獲得發(fā)展先機。在目前的技術(shù)基礎上，節能led顯示屏的節能效果到底是如何實(shí)現的呢？我們以一個(gè)led小模塊來(lái)分析其耗電狀況！如圖2，是一個(gè)以長(cháng)運通光電推出的CYT62726為驅動(dòng)芯片的led小模塊，其供電電壓為5V，先不計算外圍器件的功耗，因為它們在整個(gè)屏中所占的比重極小，那整個(gè)屏所耗的功率都在燈上，先計算燈點(diǎn)功率為Pled=n*Uvf*Iled（n為通道數，Uvf為L(cháng)ED燈點(diǎn)的壓降，Iled為設定的電流值）CYT62726驅動(dòng)IC的管腳壓降一般為0.6V左右，紅綠藍燈點(diǎn)的壓降分別為1.8V，3.0V，3.0V如此那每個(gè)通道只需4V（3.0+0.6V）即可正常工作，保守一點(diǎn)可以設置成紅燈通道2.8V，藍綠通道3.8V而實(shí)際上我們的供電電壓都為5V，就相當于增加了1V*Iled的功耗在IC內部，所以如上可以設想只要將供電電源下降至紅2.8V，綠3.8V，藍3.8V，我們就可以省去那加在IC通道上的1V*Iled功耗，在其他器件不變的情況下便可實(shí)現led顯示屏節能至少15%以上，再加上本身對LED屏散熱要求的降低也能實(shí)現一定程度上的節能，這對于一個(gè)大屏來(lái)說(shuō)已經(jīng)是一個(gè)相當大的數字了，相信客戶(hù)會(huì )樂(lè )于接受！

我們可以進(jìn)一步剖析其節能原理！

首先，從供電電源來(lái)看，如圖3是一個(gè)傳統的開(kāi)關(guān)電源原理圖，如果要將5V降為4V，整流肖特基正向壓降所占輸出電壓比重必然增加，開(kāi)關(guān)電源輸出電壓越低，因整流肖特基正向電壓比重越高（其比重X=V壓降/V輸出，輸出從5V降為4V，加入其壓降為0.5V，則其比重將從0.1上升為0.125，提高25%），電源輸出效率就越低，這對于LED屏幕整體節能效果并不明顯，所以采用這一電源設計原理顯然是是無(wú)法實(shí)現電源工作效率的提升。同時(shí)，5V是標稱(chēng)值電壓，在市場(chǎng)運用上已經(jīng)相當成熟，啟用新的開(kāi)關(guān)電源電源電壓，降低效率的同時(shí)只會(huì )增加成本，品質(zhì)也難保障，實(shí)現有困難。

電源的設計是一個(gè)比較成熟的領(lǐng)域，可以采用另外一種設計思路實(shí)現度顯示屏的供電，例如同步整流技術(shù)?；驹砣鐖D4，Q10為功率MOSFET，在次級電壓的正半周，Q10導通，Q10起整流作用；在次級電壓的負半周，Q10關(guān)斷，同步整流電路的功率損耗主要包括Q10的導通損耗及柵極驅動(dòng)損耗。當開(kāi)關(guān)頻率低于60KHz時(shí)，導通損耗占主導地位；開(kāi)關(guān)頻率高于60KHz時(shí)，以柵極驅動(dòng)損耗為主。在驅動(dòng)較大功率的同步整流器時(shí)，要求柵極峰值驅動(dòng)電流IG（PK）≥1A時(shí)，還可采用CMOS高速功率MOSFET驅動(dòng)器。同步整流替代肖特基整流后，可以有效減小在輸出功率中消耗的比例。采用同步整流技術(shù)是必須的。

在選擇AC/DC開(kāi)關(guān)電源時(shí)，可以選用半橋或全橋新技術(shù)，這樣可以使開(kāi)關(guān)電源效率提升到90%以上。當然這些技術(shù)應用，給led顯示屏供電是可以將電壓降至最佳狀態(tài)，同時(shí)電源的效率也能達到高效率水平，因此采用新的電源技術(shù)給led顯示屏供電是可以達到顯著(zhù)節能的效果。電源成本也肯定會(huì )有一些增加。

其次，我們可以仔細的研究一下led屏幕驅動(dòng)IC，如圖5所示輸出端為一個(gè)MOS開(kāi)關(guān)管（如圖6），控制輸出端口的關(guān)或者開(kāi)，輸出端口壓降即VDS =0.65V左右，這是工藝和材料所決定，要把VDS 降為0.2V甚至0.1V，本身所需的面積必然增大。在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動(dòng)，實(shí)際上就是對電容的充放電。這個(gè)充放電的過(guò)程是需要段時(shí)間的，面積如果增加，在MOS管上的寄生電容也會(huì )隨之增大，如此，導致的后果就是整個(gè)IC的端口響應速度下降，這對于一個(gè)LED屏幕驅動(dòng)IC將是致命的弱點(diǎn)，因此，想從IC上入手，把轉折電壓降低，同時(shí)使驅動(dòng)IC有足夠的響應速度，起決定作用的是工藝，這是是難以實(shí)現的。有人認為可以采用其他的設計原理，但是如果是恒流IC，內部電路是可能不一樣，但是通道端口的開(kāi)關(guān)管是必須存在的，所以即使采用其他的設計原理，要想達到電壓下降的目的也是難以實(shí)現的。