從4004到core i7——處理器的進(jìn)化史-CPU構成零件-4

　　上一帖我們說(shuō)到了IC的性能取決于R與C的乘積?？吹搅粞院笪野l(fā)現還必須補充一個(gè)遺漏的事實(shí)：當器件的尺寸變得越來(lái)越小，連線(xiàn)在IC中越來(lái)越成為一個(gè)瓶頸。這是由于一個(gè)非常簡(jiǎn)單的原因：連線(xiàn)相對于器件的尺寸來(lái)說(shuō)越來(lái)越長(cháng)了。所以，EDA提供的placement&routing功能顯得越來(lái)越重要。顯然，你不可能手工布置幾百萬(wàn)個(gè)cell的位置。在IC設計中，長(cháng)的連線(xiàn)一般用下面的傳輸線(xiàn)模型來(lái)表示：

　　學(xué)過(guò)通信的同志一定對這個(gè)符號不陌生。解一個(gè)PDE之后，我們發(fā)現信號在傳輸線(xiàn)中是以波動(dòng)的方式傳播的。在這里我不討論這個(gè)解的具體形式了。

　　順帶提一句，IC中的第一層，也就是最靠近硅表面的連線(xiàn)一般不是金屬，而是多晶硅(poly-silicon)。

　　好了，在這個(gè)帖子中我將要介紹最后兩個(gè)重要的概念：功耗以及比例縮小。作為第二章的結尾，在第5個(gè)帖子中，我們還會(huì )順道看一看CMOS以外的一些設計模式。

　　我們還是回到上一個(gè)帖子中的反相器上：

　　這張圖上省去了一切多余的器件。PMOS管輸入端接地表示這是一個(gè)非常理想的‘0’輸入。

　　所謂功耗，就是指電路向直流電源索取的能量。

　　假設CL從0開(kāi)始充電。我們可以算出：

　　這個(gè)反相器的輸入假如再從0->1，那么可以想象CL上的電荷在足夠長(cháng)的時(shí)間之后就會(huì )全部被泄放到地里面去了。當然，這個(gè)放電的過(guò)程僅僅是電容儲能的釋放，并不向直流電源索取能量。于是，我們很自然地想到：

　　其中P的下角標dyn代表的是dynamic。記得嗎，CMOS電路在靜態(tài)時(shí)是無(wú)功耗的!

　　于是我們可以知道，數字電路的功耗取決于頻率、寄生參數、供電電壓、翻轉概率這四者。

　　而結合前面講過(guò)的CPU超頻的例子，我們知道為了保證正確性，頻率一般要正比于供電電壓。于是我們驚愕地看到：

　　功耗正比于頻率的三次方!!!