基于FPGA動(dòng)態(tài)可重構技術(shù)的二模冗余MIPS處理器

　　ERR_VERIF 模塊的故障分析方法為比較法。它將執行同樣指令且同步運行的兩個(gè)子系統的執行結果進(jìn)行比較，當發(fā)現結果不一致時(shí)，就表示其中一個(gè)子系統出現了故障，這時(shí)需要使用BIST模塊去主動(dòng)定位故障位置。而BIST進(jìn)行故障分析的方法與ERR_VERIF模塊使用的方法本質(zhì)上是相同的，但是實(shí)現方式不同。BIST模塊將被測試模塊產(chǎn)生的輸出與BIST內部存儲好的預期的輸出進(jìn)行比較，來(lái)測試被測模塊是否出現故障。

　　檢測出的故障情況有3 種：主子系統故障、備份子系統工作正常;主子系統正常、備份子系統故障;主系統子系統和備份子系統均出錯。BIST模塊檢測出故障情況后，會(huì )將故障情況顯示于故障燈(也就是A、B、C)上。當3個(gè)故障燈中有燈亮時(shí)，則表示系統出現故障。燈A、B亮，表示主子系統出現故障;燈A、C亮，表示備份子系統出現故障;燈A、B、C亮，表示兩子系統均出現了故障。在出現故障后，系統會(huì )根據具體情況，對系統輸出進(jìn)行調整。當主子系統出現故障而備份子系統未出現故障時(shí)，系統輸出則來(lái)自備份子系統;當備份子系統出現故障而主子系統未出現故障，系統輸出則來(lái)自主子系統。當兩子系統都出現了問(wèn)題時(shí)，則需要停機維護。當其中一個(gè)子系統出現故障時(shí)，需要將無(wú)故障的子系統比特流重新下載入FPGA系統中。在下載時(shí)，系統的工作無(wú)需停止。

　　3 內建自測試技術(shù)與BIST結構分析

　　內建自測試技術(shù)(Build?in Self Test，BIST)是指在設計電路時(shí)，為了及時(shí)監測系統的狀態(tài)，而設計一部分自測試電路來(lái)測試電路運行是否正常。BIST系統主要組成部分有測試向量生成、測試輸入隔離、輸出結果反饋分析和測試控制等，如圖2(a)所示。

　　測試向量生成部分用于產(chǎn)生要輸入到被測模塊的測試向量，測試向量的生成含有兩部分：測試輸入的生成和測試結果的生成。測試輸入用于作為被測電路的數據輸入，而測試結果則用于對反饋結果的分析。測試輸入隔離部分用于將BIST模塊的測試向量輸入和正常輸入相分離。輸出結果反饋分析部分用于分析被測電路中輸出結果的正確性，并向外輸出電路故障信息。

　　只用一組測試向量對電路故障進(jìn)行測試將不具有可信度，所以在BIST技術(shù)中，通常需要使用多組測試向量對被測電路進(jìn)行測試，因此在測試時(shí)需要一定的時(shí)序控制機制，測試控制部分用于完成測試的時(shí)序邏輯的控制。

　　圖 2(b)為系統中的BIST模塊的詳細結構圖。其中“自測試向量Memory”和“自測試結果Memory”的功能相當于圖2(a)中測試向量生成器的功能，“自測試向量Memory”用于存放測試輸入向量，“自測試結果Memory”用于存放測試對比結果。而“時(shí)序控制FSM”用于對測試時(shí)序的控制，包括測試向量地址生成、測試結果地址生成和測試輸入隔離控制等。“結果比對器”用于將MIPS實(shí)時(shí)輸出結果與“自測試結果Memory”單元的輸出結果進(jìn)行比較。“結果分析輸出”單元是一個(gè)狀態(tài)機，將根據“結果比對器”的輸入來(lái)進(jìn)行狀態(tài)轉換。圖3為具體的時(shí)序控制狀態(tài)機。

　　4 系統測試與分析

　　二模冗余系統的內建自測試中一共測試了6條指令。由于在實(shí)驗中無(wú)法模擬出系統出現隨機錯誤的情況，故測試時(shí)在電路中設置了一個(gè)人為出錯的控制電路來(lái)產(chǎn)生系統故障。實(shí)驗結果證明當二模系統出現故障時(shí)，BIST會(huì )自動(dòng)啟動(dòng)去檢測系統故障位置。當系統出現故障時(shí)，通過(guò)對出錯部分的重新配置，可以使得系統恢復正常。

　　結語(yǔ)

　　本文根據FPGA動(dòng)態(tài)部分重構技術(shù)、二模冗余技術(shù)，設計了一個(gè)基于二模冗余的MIPS處理器系統，系統可以對系統錯誤進(jìn)行自行檢測和錯誤自行定位，經(jīng)測試系統可以正常運行。本系統下一步的工作是進(jìn)一步完善故障自檢測系統和設計故障的自修復系統。