基于FPGA的速率自適應圖像抽取算法
載荷圖像可視化是深空探測任務(wù)中的重要需求,但受信道帶寬的限制,無(wú)法實(shí)時(shí)傳輸所有載荷數據,因此星載復接存儲器中圖像的抽取下傳是實(shí)現任務(wù)可視化的關(guān)鍵。
本文引用地址:http://dyxdggzs.com/article/221482.htm本文設計了一種載荷圖像抽取方法,適用于深空探測航天器載荷自主管理和可視化應用。通過(guò)圖像幀識別、指針管理和數據篩選實(shí)現圖像抽幀回放算法,具有圖像完整、實(shí)時(shí),速率自適應的特點(diǎn)。該方法在某探測器工程項目中采用FPGA進(jìn)行了實(shí)現,經(jīng)測試、試驗驗證,滿(mǎn)足工程可視化要求。
0 引言
隨著(zhù)深空探測任務(wù)需求的發(fā)展,星上數據流呈現復雜化、多樣化,對在軌數據處理的需求迅速增長(cháng),地面可視化是深空探測工程任務(wù)的重要需求之一,在軌圖像的存儲和實(shí)時(shí)抽取下傳是解決可視化需求的關(guān)鍵。實(shí)際工程中,圖像數據量與下行速率之間存在矛盾,工程應用上需要獲取高分辨率的載荷圖像導致了數據速率的增加,而深空探測受數傳信道距離和速率的限制,無(wú)法實(shí)時(shí)下傳全部數據。因此需要在星載復接存儲器中對圖像進(jìn)行處理,存儲圖像數據的同時(shí)對圖像進(jìn)行整幀抽取,下傳最新的圖像,實(shí)現任務(wù)可視化。星載復接存儲器的功能是將多路不同格式的載荷數據按照高級在軌系統協(xié)議格式形成一路數據流,經(jīng)過(guò)切分、組幀形成多個(gè)虛擬信道數據單元(VCDU),存入大容量存儲芯片(FLASH),同時(shí)將大容量存儲芯片中的數據按照選定地址進(jìn)行回放,并根據需求對回放數據進(jìn)行篩選。
針對上述需求,在星載復接存儲器的存儲回放過(guò)程中通過(guò)圖像幀識別、指針管理、數據篩選實(shí)現抽取速率自適應的載荷圖像抽取方法,并通過(guò)FPGA進(jìn)行實(shí)現和驗證,可為后續深空探測載荷數據管理任務(wù)提供技術(shù)參考。
1 抽幀回放算法
星載復接存儲器的功能為復接多路載荷圖像數據,將復接后的數據流存入大容量存儲器,根據回放指令將固存中數據讀出,進(jìn)行信道編碼后輸出至數傳。
抽幀回放的過(guò)程應結合復接存儲器的工作過(guò)程,由于一幅圖像數據量較大,復接器入口無(wú)法緩存整幅圖像,因此綜合考慮軟硬件開(kāi)銷(xiāo),設計在記錄時(shí)進(jìn)行數據標記,抽取在存儲之后的回放過(guò)程中完成。
抽取方法如圖1所示,圖像通過(guò)LVDS接口以串行形式輸入,在接口預處理模塊,將一幅圖像切分并填充為多個(gè)虛擬信道數據單元(VCDU),用于存儲和下傳。
同時(shí)利用跟隨的門(mén)控信號判定圖像數據的頭尾,產(chǎn)生圖像幀頭、幀尾標識信號,以標識一幅完整的圖像。信息附加模塊將頭尾標識信號組織成附加信息,填入數據內。

為了保證回放的圖像總是最新的圖像數據,需要知道最新圖像的幀頭VCDU 地址及幀尾VCDU 的存儲地址。因此在記錄過(guò)程中,使用一個(gè)最新圖像數據幀地址寄存器來(lái)記錄存儲器中最新圖像的幀頭幀尾VCDU地址,每收完一幅完整的圖像數據立即更新最新圖像數據幀地址寄存器中的地址信息,保證最新圖像數據幀地址寄存器中的地址為最新圖像數據的幀頭幀尾VCDU地址。
回放時(shí),收到數據請求信號,回放控制模塊從最新圖像數據幀地址寄存器中加載最新圖像地址,從此地址處依次回放,直到遇到了有尾幀標記字節的數據幀,完成一幅圖像的抽取回放,之后繼續加載最新圖像數據幀地址寄存器,進(jìn)行下一幅圖像回放。
由于采用數據復接設計,多路圖像會(huì )同時(shí)進(jìn)入存儲器,以多種VCDU 的形式存在,FLASH 的頁(yè)操作導致每次回放出的數據為兩個(gè)VCDU,因此在備用符號域中設計附加信息,通過(guò)對附加信息的判讀濾除多余數據,保證回放數據中充滿(mǎn)有效抽取圖像。
回放的速率取決于下行信道的速率,工程中由上級的回放請求信號控制。在每次請求到來(lái)時(shí),均加載預先存入的最新圖像地址,既保證了圖像實(shí)時(shí)性,又達到了抽取速率自適應的要求。
抽幀回放算法主要考慮三個(gè)方面:抽取圖像為完整的載荷圖像數據;當前抽取出的圖像為最新數據;抽取算法對抽取速率自適應。
1.1 完整性設計
輸入圖像數據由接口模塊生成VCDU,不同載荷數據通過(guò)VCID 被區分為不同類(lèi)的VCDU,由于FLASH 采用頁(yè)操作模式,一頁(yè)的大小為2 KB,設計中一頁(yè)包含兩個(gè)VCDU.
fpga相關(guān)文章:fpga是什么
存儲器相關(guān)文章:存儲器原理
評論