基于FPGA多路機載冗余圖像處理系統的設計方案

　　(2)數據流選擇模塊

　　根據需要選擇兩路輸入視頻信號中的一路進(jìn)行輸出。

　　(3)SDRAM乒乓操作和控制模塊

　　由于SDRAM 乒乓操作具有節省緩沖區空間、流水線(xiàn)式算法以及低速模塊處理高速數據流的特點(diǎn)。因此，本設計采用乒乓操作SDRAM.

　　SDRAM 作為整個(gè)圖像處理系統的緩存，起著(zhù)至關(guān)重要的作用。它將外部輸入的圖像按幀存入SDRAM中，然后按幀將圖像數據送到外部繼續處理。FPGA的控制邏輯所需要完成的功能有：接收來(lái)自外部的圖像數據，并進(jìn)行緩沖和數據重組，產(chǎn)生符合SDRAM控制器位寬的數據信號;產(chǎn)生對SDRAM 的讀、寫(xiě)命令和地址，并將它們寄存在FIFO中，隨時(shí)供SDRAM控制器提取。因此，系統需要一個(gè)地址產(chǎn)生邏輯;對SDRAM進(jìn)行直接控制，將用戶(hù)產(chǎn)生的地址命令進(jìn)行解析，產(chǎn)生讀/寫(xiě)、刷新等一系列操作，對SDRAM 發(fā)出的各種命令要符合特定的時(shí)序要求。在上電的時(shí)候還必須完成對SDRAM的初始化工作;建立用戶(hù)與SDRAM 的數據通道，在SDRAM和用戶(hù)接口之間傳遞需要寫(xiě)入或者讀出的數據，并且調整對應讀/寫(xiě)操作的DQS信號時(shí)序，使其滿(mǎn)足SDRAM的要求;緩存從 SDRAM中讀出的數據，由于直接讀出的速度非常高，直接處理會(huì )對后端產(chǎn)生很大的壓力。因此，需要進(jìn)行緩存之后才送到后續處理。

　　(4)輸出時(shí)序生成模塊

　　這部分模塊的主要功能是對SDRAM 進(jìn)行操作，生成需要的視頻時(shí)序信號以及生成驅動(dòng)液晶屏的視頻信號。

　　2.2.2 SDRAM操作

　　為了滿(mǎn)足前后端數據流匹配，并實(shí)時(shí)發(fā)送，這里采用了SDRAM讀寫(xiě)交替進(jìn)行的讀寫(xiě)方式。

　　SDRAM 讀到寫(xiě)時(shí)序圖如圖4所示。寫(xiě)入和讀出操作的發(fā)起是由行激活命令開(kāi)始的，命令為10011，發(fā)起的同時(shí)sdram_addr送入列地址，發(fā)起寫(xiě)入讀出命令時(shí)送入行地址。寫(xiě)入命令與數據同步，讀出命令在發(fā)出后潛伏期時(shí)間后送出數據到端口，sdram_data 為SDRAM 的輸入輸出數據端口。預沖方式采用了自動(dòng)預沖，即在發(fā)起讀寫(xiě)命令時(shí)將地址位A10置高就可以在讀寫(xiě)操作后SDRAM內部自動(dòng)進(jìn)行預沖操作，不需要發(fā)出額外命令，自動(dòng)預沖占用4個(gè)時(shí)鐘周期。

　　3 仿真分析以及測試結果

　　讀寫(xiě)操作交替進(jìn)行仿真圖如圖5所示。圖5中包含了兩個(gè)寫(xiě)入操作，一個(gè)讀取操作。