基于FPGA多路機載冗余圖像處理系統的設計方案
作者：趙小珍 劉波 朱標 陳文明
時(shí)間：2014-02-13
來(lái)源：摘自《電子發(fā)燒友》
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
2.1 SDRAM選擇依據
整個(gè)系統顯示的分辨率為1600×1200@60 Hz，信號位為真彩色24b，則一幀圖像所需需要存儲的容量C = 1 600×1 200×24=46 080 000 b≈47 Mb;考慮到SDRAM乒乓操作和容量等問(wèn)題，選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件，速度等級6，時(shí)鐘頻率達到166 MHz.該器件具有32根數據線(xiàn)和12根地址線(xiàn)，還有一些控制線(xiàn)。通過(guò)在FPGA內部搭建邏輯控制單元，可以很好的控制SDRAM 視頻信號的翻轉等操作。
2.2 FPGA內部原理邏輯框圖
FPGA內部原理邏輯框圖如圖3所示。
2.2.1 FPGA內部邏輯功能介紹
(1)信號輸入模塊
這部分的主要功能是接收外部輸入的視頻信號，增強輸入信號的驅動(dòng)能力，為信號的后續處理做準備。其用Verilog 語(yǔ)言實(shí)現的邏輯代碼如下所示：
評論