牛人的FPGA設計經(jīng)驗分享

　　這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設計的新手有一定的幫助，能使得他們能少走一些彎路!

　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設計者的特征也會(huì )有些不同。在A(yíng)領(lǐng)域的一個(gè)好的IC設計者也許會(huì )花很長(cháng)時(shí)間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開(kāi)始，我們應該問(wèn)我們自己一些問(wèn)題，我們想要成為怎樣的IC設計者?消費?PC外圍?通信?微處理器或DSP?等等?

　　IC設計的基本規則和流程是一樣的，無(wú)論啥樣的都會(huì )加到其中。HDL，FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個(gè)挑戰將是獲得設計的相關(guān)信息，然后理解信息并應用它。

　　但是有些信息不是免費的，我們需要加入一些協(xié)會(huì )或從如IEEE/ISO等那些組織購買(mǎi)一些文檔。設計者應該有很強的背景知識來(lái)很快的理解他們，甚至能改進(jìn)存在的標準或。一個(gè)好的設計者應該應該有足夠的設計技能和工具應用知識并且不斷的積累他們。

　　例如：8口以太網(wǎng)轉換HUB控制器

　　需要知識：IEEE802.3標準，包括10MHZ以太網(wǎng)和100MHZ快速以太網(wǎng)。

　　相關(guān)領(lǐng)域：異步傳輸模式(ATM)，IEEE802.11無(wú)限局域網(wǎng)，IEEE1394，USB等。

　　HDL，計算機仿真和只能解決ASIC設計流程的數字部分。如果在IC中有任何模擬部分，他將依賴(lài)模擬設計者或從另外的廠(chǎng)家購買(mǎi)。甚至一些純數字部分也能從另外一些廠(chǎng)家購買(mǎi)以加速上市時(shí)間。那些不是被我們設計的部分稱(chēng)為IP，包括HDL代碼，網(wǎng)表，硬核。對于我們設計的技術(shù)取決于硬核。一些IP是非常貴的，如在USB2.0中的 PHY。一些小的公司沒(méi)有足夠的人力和軟件資源來(lái)完成有些工作，甚至他們不能在缺貨期預定足夠的晶原，因此涉及服務(wù)公司取代了他們的工作。但并不是每個(gè)IP都滿(mǎn)足我們的需要，有時(shí)我們需要在購買(mǎi)后作一些修改。我們要在設計前決定所要用到的IPs。

　　在設計開(kāi)始，設計者必須理解所有相關(guān)的標準、規范和算法。但是有許多方法來(lái)應用這些規范和算法。最好的結構是快速和最小芯片尺寸的結合。不幸的是，快速的需求常常和最小芯片尺寸的需求是對立的。因此，在HDL編碼工作前規劃一個(gè)最優(yōu)的結構也是一個(gè)重要的問(wèn)題。

　　例如：1：除法器

　　除數被固定。最快的方法是查表，但是這個(gè)方法需要大的內存。我們可以可以從被除數中不斷的減去除數直到新的被除數比除數小。它會(huì )花更多的時(shí)間但用最少的硬件。還有許多的方法來(lái)構建除法器，每種方法都有他自己的優(yōu)點(diǎn)和缺點(diǎn)。

　　2：圖像處理的動(dòng)態(tài)評估器

　　從前一個(gè)圖片中發(fā)現最相似的8×8模塊，在整個(gè)電影剪輯中。最基本的有全搜索和三步搜索的方法。許多的論文已經(jīng)討論過(guò)優(yōu)化硬件復雜度和速度的結構，這里我不再祥解釋。

　　一個(gè)好的設計者應該要被實(shí)際經(jīng)驗培訓和不斷的。我們要在每個(gè)設計工作中非常小心和耐心。因為一個(gè)NRE將會(huì )消耗大量的金錢(qián)和數周的時(shí)間，如果他不小心犯錯，設計者將會(huì )對金錢(qián)和計劃失敗負責。經(jīng)驗和小心也許是來(lái)完成一個(gè)成功的設計項目最好的方法。

　　以下條款是一些對一個(gè)穩步的和成功的設計的建議：(可能有些朋友也指出了其中的部分，我這里只作簡(jiǎn)要說(shuō)明，可能稍有不同)