設計通用的Ultra2SCSIPCB

小型計算機系統接口SCSI，是美國ANSI9.2委員會(huì )定義的計算機與外設之間的接口標準，可以以更高的數據傳輸速率串接7臺或更多不同的外圍設備。為了滿(mǎn)足外圍設備不斷增加的速率要求，SCSI得到了長(cháng)足的發(fā)展。表1顯示了并行SCSI性能的改進(jìn)過(guò)程，我們注意到SCSI 的性能幾乎每５年提高一倍。SCSI 的最新版本是Ultra2，它的數據傳輸速率是Ultra的兩倍，其中Wide Ultra2 SCSI 速率達到了80MB／s。

并行SCSI在改進(jìn)性能時(shí)一直保持了向下和向上兼容。這樣，使舊的設備能夠繼續使用，而新的設備也能工作于舊的SCSI版本下?，F在并行SCSI的新版本Ultra2采用差分信號IO技術(shù)，稱(chēng)做低電壓差分（LVD），這種技術(shù)可以達到非常高的傳輸頻率。為了繼續使用舊的單端（SE）SCSI，一些Ultra2 SCSI設備能夠兼容單端和低電壓差分模式。這樣，它的印刷電路板（PCB）設計就很具有挑戰性，因為，LVD電纜的差分阻抗是110～135Ω，而單端阻抗通常要低30％～40％，那么PCB對這兩種情況應該能夠兼容，也就是用于Ultra2 SCSI的PCB要能具有不同的輸出阻抗來(lái)分別匹配連接電纜的差分阻抗和單端阻抗。

１ 跡線(xiàn)的特性阻抗

由于SCSI數據速率的提高，設計PCB就需要克服很多問(wèn)題。其中隨著(zhù)傳輸速率的提高，布線(xiàn)的長(cháng)度及其特性阻抗就開(kāi)始變的非常重要。如果跡線(xiàn)的電器長(cháng)度大于傳輸信號上升沿的一半，這條跡線(xiàn)就應被當作傳輸線(xiàn)來(lái)處理。這一臨界電器長(cháng)度可以用公式（1）來(lái)表示，式中Tr表示輸出電壓的上升時(shí)間，L表示跡線(xiàn)的電感，C表示跡線(xiàn)的總電容。采用Ultra2接口，對于1ns 的上升時(shí)間，臨界電器長(cháng)度通常近似為3.1 英寸，當跡線(xiàn)長(cháng)度超過(guò)了3.1英寸時(shí)，跡線(xiàn)就應被當作傳輸線(xiàn)來(lái)對待，那么，其特性阻抗就應該與連接電纜的特性阻抗相匹配。否則，就會(huì )因為PCB和連接電纜的不匹配而出現振鈴現象使信號質(zhì)量受到極大影響。這樣一來(lái)，在PCB的設計中，跡線(xiàn)的特性阻抗就成了一個(gè)重要問(wèn)題，這也是我們下面需要詳細討論的問(wèn)題。

對于信號來(lái)說(shuō)PCB可以看作微波傳輸帶或帶狀線(xiàn)或者兼而有之。它們的電特性是由它們的幾何結構和材料特性決定的。圖1顯示了微波傳輸線(xiàn)的結構，它的特性阻抗可以用公式（２）來(lái)表示，式中Er是基片的相對介電常數。

圖2顯示帶狀線(xiàn)的結構，它的特性阻抗可以用公式（３）來(lái)表示。

當決定是使用微波傳輸帶還是帶狀線(xiàn)時(shí)，要考慮PCB的層數和走線(xiàn)的復雜程度。在大多數情況下，微波傳輸帶和帶狀線(xiàn)要混合使用。一旦單端阻抗確定后，差分阻抗就取決于PCB上兩條跡線(xiàn)的間距。差分對的兩條跡線(xiàn)具有相同的物理交叉和斷面尺寸也是非常重要的。圖3顯示了一差分對跡線(xiàn)的結構，公式（４）顯示了微波傳輸帶的差分阻抗，其中Ｚ為單端阻抗。公式（５）顯示了微波帶狀線(xiàn)的差分阻抗。

從前面的公式可以看出單端特性阻抗主要取決于跡線(xiàn)的寬度和厚度、基片的介電常數和厚度等因素。而差分阻抗則由單端阻抗、差分對的兩條跡線(xiàn)之間的間距和差分對之間的對間距決定，而且布線(xiàn)應力求平行、對等，不要歪斜和出現直角轉彎，以免改變阻抗。

滿(mǎn)足多模式的關(guān)鍵是有正確的差分阻抗值，同時(shí)有正確的差分對單端的阻抗比。在滿(mǎn)足公式（５）的情況下，差分對跡線(xiàn)的間距近似為基片厚度的5％時(shí)，差分對單端的阻抗比是1.35，符合我們的差分對單端阻抗比要求。這里5％并不小，因為為了滿(mǎn)足單端阻抗要求，往往要選用較厚的基片，另外，差分對的對間距離也至少應為差分對的兩條跡線(xiàn)間距的兩倍以上，以減小差分對間的電容耦合和互感。單端和差分阻抗的實(shí)用范圍為20～150Ω，典型值為50～110Ω，而可控阻抗電路板，其所有布線(xiàn)都可匹配在幾個(gè)歐姆左右，通常單端阻抗能保持在50～80Ω。

２ 信號的終止

對于沒(méi)有從PCB輸出的傳輸線(xiàn)，在末端加入和傳輸線(xiàn)阻抗Z0相等的電阻ZL，能有效地排除傳輸線(xiàn)上的振鈴。最普遍的方法是在接受端采用并聯(lián)終止法，如圖4(a)所示。這樣，收端的反射系數PL＝（RL－Z0）/（RL＋Z0）就等于零，這意味著(zhù)此時(shí)信號線(xiàn)上沒(méi)有反射或失真，除了時(shí)延以外，這條線(xiàn)可看作一條直流電路。應當強調的是，不管器件位于傳輸線(xiàn)的任何位置，終止電阻都應放在線(xiàn)的末尾。在任何情況下也不能把信號線(xiàn)分成一個(gè)Ｔ型網(wǎng)，分送到幾個(gè)器件中，而是應當把信號線(xiàn)彎曲地按順序送給不同的器件。

圖4(a)的一個(gè)主要缺點(diǎn)是使用＋3V電源?？梢杂么骶S寧等效電路來(lái)表示RL和電源，如圖4(b)所示，使系統運行在＋5V直流下，這樣也能起到很好的作用，但會(huì )消耗額外的電能。

和以上兩種方法相比，在圖4(c)中采用一個(gè)電容串接在RL與＋5V之間來(lái)隔斷直流消耗的方法可以減少電源的的消耗，也不必使用＋3V電源。電容為0.1μＦ的多層陶瓷電容，市場(chǎng)上已經(jīng)出現了包含電容—電阻的組合件，通常為DIP封裝。和在收段用并聯(lián)終止技術(shù)相對的另一種方法是在發(fā)端采用串聯(lián)終止，這里不再詳細討論。

無(wú)論何時(shí)，當傳輸線(xiàn)的延遲達到2TD＝TR時(shí)，必須考慮傳輸線(xiàn)的影響，即信號的變化時(shí)間TR小于等于信號到達收端、再反射、返回到發(fā)端的時(shí)間2TD。

３ 電容加載

在高速邏輯設計中，直流負載幾乎不會(huì )出現問(wèn)題，而交流負載則顯得更加重要。高頻段跡線(xiàn)的特性阻抗和傳輸時(shí)延取決于跡線(xiàn)的電容和電感。公式（６）顯示了跡線(xiàn)的特性阻抗，公式（７）顯示了跡線(xiàn)的傳輸時(shí)延。而在具體計算PCB的特性阻抗和傳輸時(shí)延時(shí)還需要考慮電容加載問(wèn)題，電容加載會(huì )使阻抗減小，使傳輸時(shí)延加大。公式（８）顯示了跡線(xiàn)的加載特性阻抗，變量Cd為附加電容，公式（９）顯示了跡線(xiàn)的加載傳輸時(shí)延。在計算電路的電容時(shí)，必須意識到插槽和過(guò)孔的附加電容。通常，一個(gè)插槽的附加電容為2ｐF，而過(guò)孔為0.3～0.8ｐF。連接器的阻抗和長(cháng)度也必須考慮。

為了確保器件規定的性能，器件所有負載的電容，包括信號線(xiàn)的分布電容，不應超過(guò)器件規定的電容負載。作為一條經(jīng)驗原則，為了達到最好的速度／負載性能，任何一個(gè)器件的最大負載不應超過(guò)4～6個(gè)器件。但是，市場(chǎng)上也有一些高反轉速率的器件，具有較高的輸出驅動(dòng)能力。

設計高速印刷電路板還應該正確選擇介電材料，介電材料的兩個(gè)主要參數是介電常數和損耗正切。介電常數反映介質(zhì)容納電荷的能力，而損耗正切則意味著(zhù)介質(zhì)將耗散多少能量。常用的G－10和FR－4材料，相對介電常數為4～5，非常好的材料可以達到2～3。事實(shí)上，這意味著(zhù)Ｇ－１０介電材料必須使用較厚的基片以減少電容。G－10材料足以支持到100MHz的信號，對于更高的頻率，應考慮選用Teflon一類(lèi)的材料，當然，這類(lèi)材料比較昂貴。

可以說(shuō)，設計出具有與SCSI接口電纜阻抗相當。并與其差分對單端阻抗比相同的印刷電路板是可行的。它能夠在充分利用Ultra SCSI2的多模式技術(shù)的同時(shí)，使信號只有很小的畸變。

此外，對于類(lèi)似Ultra2 SCSI這樣的高速邏輯電路的系統設計，信號的反轉速率已達到2～5V／ns，上升時(shí)間低于2ns（多數在1ns以下）。信號線(xiàn)

長(cháng)度稍長(cháng)一些就會(huì )出現傳輸線(xiàn)現象，例如振鈴。通常，為了避免發(fā)生這種現象，必須采取下列相應步驟：

·線(xiàn)路板中分別使用地層和電源層；

·控制導線(xiàn)之間的距離以減少串擾；

·多使用去耦電容；

·注意交流負載；

·終止信號線(xiàn)以減少反射。

同時(shí)，還要遵守以下通用規則：

·跡線(xiàn)沿負載均勻分布，減小因不連續而產(chǎn)生的反射；

·關(guān)鍵信號走線(xiàn)避免直角轉彎和T型分支；

·考慮插槽和過(guò)孔的附加電容；

·盡可能縮短連線(xiàn)；

·使用介電常數盡可能低的基片；

·使用多層PCB，有可能的話(huà)，使用阻抗受控的PCB；

·平衡走線(xiàn)長(cháng)度，避免歪斜；

·縮短通過(guò)連接器的長(cháng)度；

·器件要有去耦電容；

·在PCB板中，把高速器件和其它部分隔離，這樣能簡(jiǎn)化板子的布局和減小高速的區域。