高速ADC設置共模輸入范圍

直接下變頻結構的無(wú)線(xiàn)通信接收機通常采用差分、直流耦合方式與adc連接。這種電路包含一個(gè)零中頻(zif)結構，具有一個(gè)rf正交解調器和雙通道基帶adc。zif電路省去了多級if下變頻器和saw濾波器，因而受到了普遍歡迎。

zif結構采用直流耦合方式主要基于以下原因：它們接收的同相(i)和正交(q)基帶數據的帶寬擴展到了直流附近；另外，這種架構消除了rf下變頻器與高速adc之間的大電容，同時(shí)也消除了耦合電容放電引起的上電延遲。

從下列內容可明顯看出vcm對于adc的重要性：

電源電壓(vdd)變化時(shí)， rf正交解調器提供給adc的信號具有很寬的共模電壓范圍。

超出adc vcm范圍的輸入共模電壓會(huì )產(chǎn)生諧波失真，從而降低動(dòng)態(tài)范圍。適當的vcm直流偏置有助于優(yōu)化放大器和adc的線(xiàn)性指標、減小失真、降低誤碼率(ber)。

圖1所示電路中，u1簡(jiǎn)化了射頻前端、放大器和adc之間的直流耦合以及差分模擬接口。電路中使用了一片雙路、8位、40msps adc (u1)和兩片單電源供電的寬帶、四運放(u2-u3)，為rf正交調制器(差分、直流耦合信號源)與高速adc之間的模擬接口提供寬范圍的輸入共模電壓。adc具有足夠高的信號與噪聲+失真比(sinad)和無(wú)雜散動(dòng)態(tài)范圍(sfdr)，用于3.84mhz寬帶qpsk通信鏈路的檢波。須合理選擇u2和u3，以滿(mǎn)足sfdr和輸入共模范圍的要求。單電源3v供電時(shí)，u1的功耗是90mw。

u1的直流共模輸出(com，引腳1)、refin (引腳46)和refout (引腳45)簡(jiǎn)化了vcm的轉換。com提供vdd/2直流輸出，無(wú)論vdd怎樣變化，都能夠滿(mǎn)足u1輸入共模范圍的要求。refin和refout通過(guò)分壓電阻r23-r24設置adc的滿(mǎn)量程范圍，優(yōu)化輸入放大器的sfdr和adc動(dòng)態(tài)范圍。

u2和u3配置成直流耦合、差分輸入/輸出，具有14db增益，給adc提供1vp-p的滿(mǎn)量程輸入(fs)。為保證接收機的動(dòng)態(tài)范圍要求，u2/u3放大器的sfdr需要比adc的48.7db sinad提高10db。u1的滿(mǎn)量程電壓由r23和r24設置：

fs = r24 / (r23 + r24) x refout (其中， = 2.048v)

com電壓(u1的引腳1)等于vdd/2，或1.5v (vdd = 3v)。這個(gè)電壓也等于u1的共模輸入范圍vcm。當vdd隨溫度和電源電壓變化時(shí)，com電壓和vcm彼此保持一致。com引腳可以供出5ma電流，可以根據需要設置系統其它電路的直流電平。當adc關(guān)斷時(shí)，內部com緩沖器也關(guān)斷，所以用它設置電平比連續工作的電阻分壓器更省電。

圖1電路的典型應用是wcdma接收機，每路adc輸入是3.84mcps碼率的一半。當u1以四倍的碼片速率進(jìn)行過(guò)采樣時(shí)(fclk = 15.36mhz)，可以提供兩個(gè)好處：首先，過(guò)采樣簡(jiǎn)化了抗混疊濾波器的設計，鏡頻達到13.44mhz和17.28mhz (fi = fs ± fa)，超出兩倍頻程；其次，過(guò)采樣可以獲得6db的處理增益：snr=10log (fs/2bw)。

ui的數字輸出由ovdd = +1.8v決定，有助于降低功耗。+1.8v總線(xiàn)減小了數字信號擺幅，因而降低了功耗：p = cv2f (8位總線(xiàn)的每一條)，ui的數字輸出是復用的，允許一組8位總線(xiàn)連接兩路8位adc。復用總線(xiàn)可以減少引腳數，節省電路板面積，降低數字asic的成本，并提高系統的可靠性。

可以選擇其它芯片：max1185雙路、10位adc，與max1196引腳兼容，均采用帶裸焊盤(pán)的7mm x 7mm、48引腳tqfp封裝。max1192是超低功耗、更小封裝的雙路、8位adc，功耗為25mw/3v，采用5mm x 5mm、28引腳薄型qfn封裝。