<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于FPGA的小數分頻器的實(shí)現

基于FPGA的小數分頻器的實(shí)現

——
作者:劉亞海,林爭輝 時(shí)間:2007-01-26 來(lái)源:《現代電子技術(shù)》 收藏

頻率合成技術(shù)是現代通訊系統的重要組成部分,他將一個(gè)高穩定和高準確度的基準頻率,經(jīng)過(guò)四則運算,產(chǎn)生同樣穩定度和基準度的頻率。分頻器是集成電路中最基礎也是最常用的電路。整數分頻器的實(shí)現比較簡(jiǎn)單,可采用標準的計數器或可編程邏輯器件設計實(shí)現。但在某些場(chǎng)合下,時(shí)鐘源與所需的頻率不成整數倍關(guān)系,此時(shí)可采用小數分頻器進(jìn)行分頻。本文利用veriloghdl硬件描述語(yǔ)言的設計方式,通過(guò)modelsimse開(kāi)發(fā)軟件進(jìn)行仿真,設計基于fpga的雙模前置小數分頻器。隨著(zhù)超大規模集成電路的發(fā)展,利用fpga小數分頻合成技術(shù)解決了單環(huán)數字頻率合成器中高鑒相頻率與小頻間隔之間的矛盾。

1雙模前置小數分頻原理

本文引用地址:http://dyxdggzs.com/article/21095.htm

小數分頻器的實(shí)現方法很多,但其基本原理一樣,即在若干個(gè)分頻周期中采取某種方法使某幾個(gè)周期多計或少計一個(gè)數,從而在整個(gè)計數周期的總體平均意義上獲得一個(gè)小數分頻比,設要進(jìn)行分頻比為k的小數分頻,k可表示為:

式中:n,n,x均為正整數;n為到x的位數,即k有n位小數。另一方面,分頻比又可以寫(xiě)成:

式中:m為分頻器輸入脈沖數;p為輸出脈沖數。

令p=10n,則:

以上是小數分頻器的一種實(shí)現方法,即在進(jìn)行10n次n分頻時(shí),設法多輸入x個(gè)脈沖。

2電路組成

每個(gè)周期分頻n+10-n.x,其電路雙模前置小數分頻器電路由÷n/n+1雙模分頻器、控制計數器和控制邏輯3部分組成。當a點(diǎn)電平為1時(shí),進(jìn)行÷n分頻;當a點(diǎn)電平為0時(shí)進(jìn)行÷n+1分頻。適當設計控制邏輯,使在10n個(gè)分頻周期中分頻器有x次進(jìn)行÷n+1分頻,這樣,當從fo輸出10n個(gè)脈沖時(shí),在fi處輸入了x.(n+1)+(10n-x).n個(gè)脈沖,也就是10n.n+x個(gè)脈沖,其原理如圖1所示。

3小數分頻器的verilog-hdl設計

現通?過(guò)設計一個(gè)分頻系數為8.7的分頻器來(lái)給出使用veriloghdl語(yǔ)言設計數字邏輯電路的一般設計方法。這里使用÷8/9雙模前置分頻器,按照前面的分析,可以通過(guò)計數器計數先做3次8分頻,后做7次9分頻,即可得到平均分頻系數8.7。由于從n分頻切換到n+1分頻和從n+1分頻切換到n分頻都會(huì )產(chǎn)生一個(gè)隨時(shí)間增長(cháng)的相位移,如果簡(jiǎn)單的先進(jìn)行3次8分頻后做7次9分頻將會(huì )產(chǎn)生很大的相位波動(dòng)??紤]到該小數分頻器要進(jìn)行多次8分頻和9分頻,那么就設法將兩種分頻混合均勻,這種“均勻”工作是通過(guò)計數器來(lái)完成的,在這里只討論一位小數的情況,下面簡(jiǎn)要介紹這種混合的方法:
  
每進(jìn)行一次分頻,計數值為10減去分頻系數的小數部分,各次計數值累加。若累加結果小于10,則進(jìn)行n+1分頻,若大于10或等于10,則進(jìn)行n分頻。該例中計數值為(10-7)=3,前3次累加結果都小于10,所以為9分頻,第四次累加結果為12,則去掉十位數后累加結果變?yōu)?,同時(shí)進(jìn)行8分頻,表1給出了該分頻器的分頻過(guò)程。

若分頻系數后為兩位小數,則用100減去分頻系數的小數部分。用veriloghdl設計÷8/9雙模前置分頻器的描述程序如下:

4波形仿真

上述的÷8/9雙模前置分頻器的描述程序經(jīng)modelsim編譯、時(shí)序模擬后,得到的波形如圖2所示。

由圖2可見(jiàn),當reset為0時(shí),分頻器復位,當a為1時(shí),進(jìn)行8分頻,當a為0時(shí)則進(jìn)行9分頻。

如圖3所示,在前3個(gè)時(shí)鐘,a值為0,則進(jìn)行9分頻,其后一個(gè)時(shí)鐘a為1,進(jìn)行8分頻,后兩個(gè)脈沖,又進(jìn)行9分頻,后進(jìn)行一次8分頻,然后又進(jìn)行兩次9分頻,最后進(jìn)行一次8分頻。

5電路實(shí)現

fpga現場(chǎng)可編程門(mén)陣列(fieldprogrammablegatearray)是20世紀80年代中期出現的高密度可編程邏輯器件。fpga及其軟件系統是開(kāi)發(fā)數字電路的最新技術(shù)。他利用eda技術(shù),以電路原理圖、硬件描述語(yǔ)言、狀態(tài)機等形式輸入設計邏輯;他提供功能模擬、時(shí)序仿真等模擬手段,在功能模擬和時(shí)序仿真度滿(mǎn)足要求后,經(jīng)過(guò)一系列的變換,將輸入邏輯轉換成fpga器件的編程文件,以實(shí)現專(zhuān)用集成電路。本設計選用xilinx公司推出的90nm工藝制造的現場(chǎng)可編程門(mén)陳列spartan-3來(lái)設計小數分頻器,體積減小,可靠性提高。

6結語(yǔ)

采用前置雙頻分頻器設計的小數分頻器,小數分頻器的精度受控制計數器的影響,當n值為100時(shí),小數分頻的精度達到1/100;當n值為1000時(shí),小數分頻的精度達到1/1000;依此類(lèi)推。fpga有相當豐富的硬件資源,因此可以用fpga設計高精度的小數分頻器。采用fpga組成的數字頻率合成器,單環(huán)鑒相頻率達100mhz以上,分辨率可達10-6。這種小數分頻器得到了廣泛的應用,例如,對圖象采集系統中的行分頻和列分頻的設計,就可以應用本分頻器電路作為時(shí)鐘發(fā)生器。

分頻器相關(guān)文章:分頻器原理


關(guān)鍵詞:

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>