模數轉換器時(shí)鐘優(yōu)化:測試工程觀(guān)點(diǎn)

圖4. SNR是模擬輸入頻率、時(shí)鐘抖動(dòng)和量化噪聲的函數

前面的示例中，模擬輸入信號頻率接近35 MHz時(shí)，具有350 fs抖動(dòng)的時(shí)鐘不會(huì )影響14 bit ADC的SNR。但是在考慮量化噪聲、輸入信號頻率和輸入幅度的影響后，10 MHz的信號頻率就應被注意。同樣地，抖動(dòng)為100 fs的時(shí)鐘會(huì )在低于100 MHz的頻率下引起SNR的下降。

串擾引起的抖動(dòng)可以出現在任意兩條相鄰的走線(xiàn)上。如果一條走線(xiàn)承載信號，而附近的平行走線(xiàn)承載變化的電流，則信號走線(xiàn)中會(huì )感生電壓。如果該信號是時(shí)鐘信號，則時(shí)鐘邊沿發(fā)生點(diǎn)的時(shí)刻將發(fā)生變化。

EMI輻射引發(fā)敏感信號走線(xiàn)上的抖動(dòng)。EMI由開(kāi)關(guān)電源、高壓輸電線(xiàn)、RF信號和其他類(lèi)似的源產(chǎn)生。與串擾類(lèi)似，EMI通過(guò)電磁耦合調整了信號或時(shí)鐘的時(shí)序。

圖5說(shuō)明了電磁干擾對SNR的影響。藍色曲線(xiàn)表示AD9446基線(xiàn)SNR vs. 頻率的關(guān)系，其中AD9446使用外部時(shí)鐘和線(xiàn)性電源。時(shí)鐘未以任何方式連接到評估板。紅色曲線(xiàn)給出了將相同的時(shí)鐘電路固定或焊接到評估板后出現的性能下降，其中時(shí)鐘電路由開(kāi)關(guān)電源供電。綠色曲線(xiàn)給出了，如果對電源噪聲進(jìn)行濾波，則可以顯著(zhù)改善轉換器的性能。

圖5. 轉換器性能 vs. 振蕩器電源配置和頻率

由開(kāi)關(guān)電流或者不適當的接地引起的地彈也可能帶來(lái)抖動(dòng)。當許多門(mén)電路同時(shí)切換時(shí)，開(kāi)關(guān)電流會(huì )變大。這可能在電源平面和地平面上產(chǎn)生電流尖峰，使時(shí)鐘電路的閾值電壓或模擬輸入信號的電平移位。例如：
考慮PCB走線(xiàn)和接收門(mén)電路的輸入端，門(mén)電路輸出會(huì )具有10 pF的負載。當門(mén)電路切換時(shí)，10 mA的動(dòng)態(tài)電流流入或流出每個(gè)輸出端。[10 mA得自10 pF×1 V/ns，即CMOS門(mén)電路的典型擺率（I=CdV/dt）。] 因此，如果12個(gè)門(mén)電路同時(shí)切換，則動(dòng)態(tài)電流可能累積達到120 mA。這將需要電源引腳提供很大的電流尖峰，而其中一個(gè)引腳是接地的。由引線(xiàn)電阻引起的瞬時(shí)壓降（跳動(dòng)）將影響所有以該引線(xiàn)作為參考地的電路。

為了減少這些源引起的抖動(dòng)，應使用良好的布線(xiàn)和適當的電路布局。重要的一點(diǎn)是將模擬電路和數字電路限制在其各自的區域中。為確保良好的隔離，每個(gè)電路層都應遵循該原則。理解回流如何相對于源來(lái)流動(dòng)以及如何避免模擬和數字電路之間的越界或交叉是十分重要的?？偠灾?，必須使敏感的模擬輸入和時(shí)鐘走線(xiàn)遠離其他電路和走線(xiàn)，以免受到這些電路和走線(xiàn)的影響。

改善抖動(dòng)意味著(zhù)改善擺率
前面已討論了抖動(dòng)的基礎知識及其可能帶來(lái)的影響，現在的問(wèn)題是：如何改進(jìn)系統時(shí)鐘或時(shí)鐘電路以減少抖動(dòng)？

回顧之前的討論，當抖動(dòng)出現在轉換過(guò)程或者時(shí)鐘的閾值周期中時(shí)，抖動(dòng)或噪聲僅能破壞ADC的時(shí)序，如圖6中所示。通過(guò)增加擺率使該邊沿（并且因此使閾值周期）更快，將會(huì )使閾值周期中可能出現噪聲的時(shí)間量變小，并使引入系統中的rms（均方根）抖動(dòng)量變小。

圖6. 差分時(shí)鐘的閾值/轉換區域的放大示圖

應當注意，擺率的增加不會(huì )影響原始信號質(zhì)量，僅會(huì )影響通過(guò)閾值區域的轉換時(shí)間。為了證實(shí)這一點(diǎn)，參考圖2b。應當注意，信號擺動(dòng)越快，在轉換區域中花費的時(shí)間就越少。圖7說(shuō)明了抖動(dòng)和擺率之間成反比。與前面的示例結合考慮，對于12 bit ADC，輸入信號為70 MHz時(shí)抖動(dòng)最少為100 fs rms，對應擺率為1V/ns。

圖7. RMS抖動(dòng) vs. 擺率

因此，使抖動(dòng)最小意味著(zhù)提高時(shí)鐘邊沿的擺率。一種實(shí)現方法是改進(jìn)時(shí)鐘源。圖8在模擬輸入頻率范圍上比較了用作ADI最高性能ADC（16 bit 80 MSPS AD9446）時(shí)鐘源的多個(gè)不同的商用振蕩器。

圖8. 振蕩器的選擇影響AD9446-80的性能

典型地，通用高性能時(shí)鐘振蕩器用于評估Analog Devices ADC實(shí)現的基線(xiàn)性能（藍色線(xiàn)）。并非所有該高速轉換器的用戶(hù)均能夠承受高性能溫控低抖動(dòng)振蕩器所需的成本和空間，但是有些低成本振蕩器即使在較高的模擬輸入頻率下也能夠獲得可接受的性能。圖8示出了一些成本可接受的器件的性能。