模數轉換器時(shí)鐘優(yōu)化:測試工程觀(guān)點(diǎn)
加入技術(shù)交流群
為了實(shí)現轉換器的最佳性能，應當理解整個(gè)時(shí)鐘系統。對于具有非常高分辨率有抖動(dòng)限制的ADC或者“完美的”N bit ADC而言，圖3以及式1和2是分析其時(shí)鐘要求時(shí)非常有用的工具。如果模擬輸入頻率比圖3中的交點(diǎn)高，則必須考慮使用具有更少抖動(dòng)的時(shí)鐘源和相關(guān)電路。
可以通過(guò)許多方式降低系統時(shí)鐘電路的抖動(dòng)，包括改進(jìn)時(shí)鐘源、濾波和/或分頻，以及適當地選擇時(shí)鐘電路硬件。應當注意時(shí)鐘的擺率。這將確定在轉換過(guò)程中可能惡化轉換器性能的噪聲量。使該轉換時(shí)間最小可以改善轉換器的性能。
由于信號鏈路中的每個(gè)元件將增加總體抖動(dòng)，因此應僅使用必要的電路驅動(dòng)和時(shí)鐘分配。最后，不要使用“廉價(jià)的”門(mén)，它們的性能可能是令人失望的。就象不可能指望價(jià)值$70000的汽車(chē)在使用$20的輪胎時(shí)獲得出眾的性能一樣。
評論