高速模數轉換器AD9225存儲電路設計

　　圖3 溢出和正常狀態(tài)的邏輯判斷圖

　　3 AD9225參考電壓和量程的選用

　　參考電壓VREF決定了AD9225的量程,即

　　滿(mǎn)刻度量程= 2×VREF

　　VREF的值由SENSE引腳確定。如果SENSE與AVSS 相連,VREF是2.0 V,量程是0~4 V;如果SENSE與VREF直接相連, VREF是1.0 V,量程是0~2 V;如果SENSE與VREF通過(guò)電阻網(wǎng)絡(luò )相連,則VREF可以是1.0~2.0 V之間的任意值,量程是0~2VREF;如果SENSE與AVDD 相連,表示禁用內部參考源,即VREF由外部參考電壓源驅動(dòng)。內部電路用到的參考電壓是出現在CAPT和CAPB端。表1是參考電壓和輸入量程的總結。

　　表1 參考電壓和輸入量程

　　4 AD9225的存儲方案設計

　　在高速數據采集電路的實(shí)現中,有兩個(gè)關(guān)鍵的問(wèn)題：一是模擬信號的高速轉換;二是變換后數據的存儲及提取。AD9225的采樣速度可達25Msps,完全可以滿(mǎn)足大多數數據采集系統的要求,故首要解決的關(guān)鍵問(wèn)題是與存儲器的配合問(wèn)題。 在數據采集電路中, 有以下幾種存儲方案可供選擇。

　　(1)分時(shí)存儲方案

　　分時(shí)存儲方案的原理是將高速采集到的數據進(jìn)行分時(shí)處理, 通過(guò)高速鎖存器按時(shí)序地分配給N個(gè)存儲器。雖然電路中增加了SRAM的片數,但使存儲深度增加,用低價(jià)格的SRAM構成高速數據存儲電路,獲得較高的(單位速度×單位存儲深度)/價(jià)格比。但由于電路單數據口的特點(diǎn),不利于數據的實(shí)時(shí)處理,并且為使數據被鎖存后留有足夠的時(shí)間讓存儲器完成數據的存儲,需要產(chǎn)生特殊的寫(xiě)信號線(xiàn) 。

　　(2)雙端口存儲方案

　　雙端口存儲器的特點(diǎn)是,在同一個(gè)芯片里,同一個(gè)存儲單元具有相同的兩套尋址機構和輸入輸出機構,可以通過(guò)兩個(gè)端口對芯片中的任何一個(gè)地址作非同步的讀和寫(xiě)操作,讀寫(xiě)時(shí)間最快達到十幾ns。當兩個(gè)端口同時(shí)(5 ns以?xún)?)對芯片中同一個(gè)存儲單元尋址時(shí), 芯片中有一個(gè)協(xié)調電路將參與協(xié)調。雙端口存儲器方案適用于小存儲深度、數據實(shí)時(shí)處理的場(chǎng)合。由于雙端口存儲器本身具備了兩套尋址系統,在電路的設計時(shí),可以免去在數據存儲和讀取時(shí)對地址時(shí)鐘信號的切換問(wèn)題的考慮,使數據變得簡(jiǎn)單和快捷。

　　(3)先進(jìn)先出存儲方案

　　先進(jìn)先出存儲器的同一個(gè)存儲單元配備有兩個(gè)口：一個(gè)是輸入口,只負責數據的寫(xiě)入;另一個(gè)是輸出口,只負責數據的輸出。先進(jìn)先出(FIFO)存儲器方案適用于小存儲深度,數據需實(shí)時(shí)處理的場(chǎng)合。

　　對用戶(hù)而言,存儲器的存儲速度和存儲容量是一對矛盾體：雙口RAM和FIFO可以實(shí)現很高的存儲速度,但其存儲容量難以滿(mǎn)足對大量數據存儲的需求;一般的靜態(tài)RAM雖然速度有限,但其存儲深度卻是雙口RAM和FIFO難以企及的,并且可以容易地實(shí)現多片擴展。對高速數據采集系統而言,由于采樣速率快、數據多,要求存儲深度比較大,實(shí)時(shí)處理的難度比較高,一般的靜態(tài)RAM就可以滿(mǎn)足速度要求。628512容量為512Kbit,存取時(shí)間70 ns,可以滿(mǎn)足10Msps以上的采樣要求,比較具有典型意義。圖4是AD9225與628512的接口電路圖,存儲方案實(shí)際是分時(shí)存儲的特例。