基于TMS320C54X的雙調制解調器的設計與實(shí)現

1　引　言　

在有差錯信道中進(jìn)行數據的高可靠性甚至無(wú)誤碼傳輸，可采用傳統的差錯重傳（arq）和前向糾錯（fec）等技術(shù)，但這些技術(shù)都不可避免地存在時(shí)延和時(shí)延抖動(dòng)，信道利用率低，開(kāi)銷(xiāo)大等弊端，不適合于需要一定的可靠性又要求實(shí)時(shí)傳輸或對突發(fā)業(yè)務(wù)立即進(jìn)行處理的場(chǎng)合 ，如多媒體數據（語(yǔ)音，圖像 ，文本數據）的通信、電力調度系統之間的通信、公安系統突發(fā)任務(wù)的下達等?；趖ms320c54的雙mode m可在一定程度上避免這些問(wèn)題，它采用兩路全雙工的數據通信鏈路來(lái)進(jìn)行數據傳輸，相當于用兩條線(xiàn)路來(lái)傳輸一路信息，接收端根據兩條線(xiàn)路的接收質(zhì)量智能地決定接收哪路信息，自動(dòng)切換，無(wú)需采用a rq或fec等技術(shù)就可實(shí)現數據的高可靠性傳輸。該系統采用dsp技術(shù)，以平衡對稱(chēng)設計思路 ，實(shí)現雙mod em在同一平臺上實(shí)施 ，并利用軟件無(wú)線(xiàn)電技術(shù)實(shí)現多種選擇靈活搭配，除了具有電路設計 、調試簡(jiǎn)單 、可靠性高和抗噪聲能力強等特點(diǎn)外，還具有以下優(yōu)點(diǎn)：　

·傳輸中心頻率靈活可變，可適用于上音頻電力線(xiàn)載波（f＝2880hz，3000hz）、微波（f＝1700hz）、無(wú)線(xiàn)（f＝1500hz），以及電力線(xiàn)載波機話(huà)音通道（f＝1200hz）組成的通訊網(wǎng)中，采用本機傳送數據可統一所有的modem型號，便于互換與維修。

·解調部分具有agc（自動(dòng)增益控制）功能?！　?/p>

·具有定性的誤碼顯示，線(xiàn)路信噪比狀況一目了然?！?

·支持兩個(gè)modem獨立使用。

2　雙modem的硬件設計及其實(shí)現

2．1　雙modem系統的組成

雙modem系統的組成如圖1所示，主要由以下五部分構成：

（1）dsp最小系統　 數字處理系統由于其可靠性高、可編程性強等優(yōu)勢在通信、航天制導、儀器儀表等各個(gè)領(lǐng)域正得到越來(lái)越廣泛的應用。在雙modem中由一片tms320c5402 dsp芯片和一片eprom構成的dsp最小系統是整個(gè)系統的關(guān)鍵部分。tms320c54x是ti公司tms320系列芯片中新一代16－bit定點(diǎn)dsp，適合于高速的數字信號處理。其特點(diǎn)如下：　
·先進(jìn)的多總線(xiàn)結構，一條程序總線(xiàn)，三條數據總線(xiàn)，四條地址總線(xiàn)，使得靈活性和性能大大提高?！?　

·外接1024khz晶振，指令周期為10ns，100mips運算速度。
·提供power down低功耗方式?！?
·17×17－bit的并行乘法器為非流水單周期的乘法／累加（mac）操作產(chǎn)生40－bit的乘積 ?！?
·8個(gè)輔助寄存器和一個(gè)專(zhuān)用運算單元支持間接尋址?！?
·4級流水操作用于延遲分支，調用和返回指令?！?
·16個(gè)軟件可編程的等待狀態(tài)發(fā)生器，用于程序、數據、i／o存儲器空間的延時(shí)等待操作?！?
·可訪(fǎng)問(wèn)的擴展存儲器空間為192k×16－bit（其中64k程序存儲器、64k數據存儲器、64ki ／o存儲器）?！?
·支持多達16個(gè)用戶(hù)可屏蔽中斷（sint15-sint0），jtag掃描仿真邏輯（ieee1149．1）

（2）cpld控制邏輯　

現場(chǎng)可編程邏輯門(mén)陣列（fpga）和高性能數字信號處理器（dsp）是信號處理領(lǐng)域兩大關(guān)鍵器件，fpga和dsp的運算速度及并行處理能力成為制約高速信號處理應用的主要因素，fpga以其設計靈活性及硬件高密度性在信號處理領(lǐng)域顯示出越來(lái)越重要的作用。該系統的cpld控制邏輯采用xilin的xc9536來(lái)完成，xc9536的可編程i／o引腳，可以實(shí)現dsp、scc、a／d轉換等所需的控制邏輯。

（3）a／d變換　

系統接收時(shí)首先將模擬的語(yǔ)音信號通過(guò)a／d轉換變?yōu)閿底中盘査腿雝ms320c5402dsp，發(fā)送時(shí)將數字調制信號通過(guò)d／a轉換變?yōu)槟M信號后再上信道傳輸，為此我們選擇了ti公司單片集成ad和da轉換通道的音頻模數和數模轉換器320ad56作為系統的a／d轉換器件，該器件采用σ－δ轉換方法，采樣率為22．05khz，帶寬為8．8khz，分辨率為16bits，功耗為150mw，＋5 v單電源供電，同時(shí)320ad56的時(shí)鐘可以直接與ttl、cmos、或正的ecl邏輯電平相連。

（4）閃爍存儲器（flash）　

flash memory是一個(gè)非易失性固態(tài)存儲器，這種存儲器的特點(diǎn)是在寫(xiě)之前要以塊為單位執行擦除命令，即：使所有字節均變?yōu)?xff，然后再寫(xiě)入數據，而且斷電以后數據不丟失。我們采用amd公司的am28f010作為系統的eprom，它工作所需的時(shí)序信號／we、／rd、／bce由cp ld控制邏輯提供。am28f010的工作電壓為＋5v，容量為64k×8bit，速度為150ns。

（5）串口通信模塊　

modem從發(fā)送方串行接收數據，然后經(jīng)過(guò)調制將數字信號轉換為模擬信號，最后通過(guò)線(xiàn)路傳送到接收方。接收方也需要通過(guò)modem從線(xiàn)路上將信號解調，將模擬信號轉換為數字信號，然后串行發(fā)送給接收方。本系統中為了實(shí)現串行通信，采用am85c30作為串口通信控制器（sc c），am85c30是amd公司的zilog系列產(chǎn)品，采用cmos結構，是一種全雙工雙通道、多數據協(xié)議的數據通信控制器，可以通過(guò)軟件設置實(shí)現多種數據通信方式。am85c30的每個(gè)通道都有一套自己的讀／寫(xiě)寄存器集，所有通信模式都是通過(guò)操作寫(xiě)寄存器來(lái)實(shí)現的，同時(shí)所有狀態(tài)判斷都是通過(guò)操作讀寄存器來(lái)實(shí)現的，隨著(zhù)數據接收／發(fā)送，讀寄存器的值可能會(huì )發(fā)生變化，這些變化能觸發(fā)程序活動(dòng)或內部硬件設置變化。

2．2　rs－232接口電路的設計　

rs－232標準的接口應能承受接口引腳中任何兩個(gè)引腳的短接，而其本身及所聯(lián)設備不受到損壞，其電平標準規定了雙極性邏輯電平，即邏輯電平由電壓幅值和極性共同來(lái)描述，輸入的邏輯電平是＋3v到＋15v和－3v到－15v，電壓－3v到＋3v之間屬于不確定的；輸出的邏輯電平是＋5v到＋15v和－5v到－15v，電壓－5v到＋5v之間屬于不確定的。由此可知，rs－232的電壓和邏輯電平不能直接用于計算機電路，需要進(jìn)行電平轉換。在雙modem系統中，采用了三片sn75196集成芯片作為rs－232線(xiàn)路驅動(dòng)器和線(xiàn)路接收器，以此來(lái)實(shí)現rs－232和計算機電路之間的電平轉換。sn75196是一種專(zhuān)用的多路rs－232收發(fā)器，其驅動(dòng)器／接收器·82·數目為5／3，工作所需的電源電壓為±9v和＋5v。

3　雙modem的軟件設計及其實(shí)現　

雙modem的軟件設計采用標準的c語(yǔ)言和tms320c54x的匯編語(yǔ)言混合編制完成，主要由以下幾個(gè)要點(diǎn)構成：
3．1　系統初始化　

系統上電工作之前，首先必須進(jìn)行初始化。主要包括對tms320c5402dsp的狀態(tài)寄存器st0 、st1，處理器模式狀態(tài)寄存器pmst，時(shí)鐘模式寄存器clkmd和軟等待狀態(tài)寄存器swwsr的初始化。對am85c30通信口的初始化，包括設置合適的數據傳輸格式，數據傳輸波特率，中斷允許寄存器等。其中波特率的設置只需將除數因子寫(xiě)入am85c30的"波特率除數鎖存器"wr12、wr 13中，用tms320c54匯編語(yǔ)言編制的初始化程序將在c語(yǔ)言的主程序中調用。

3．2　中斷服務(wù)程序　

中斷服務(wù)處理子程序是通信應用程序的核心，當系統上電初始化時(shí)，在中斷向量表的相應位置將初始化為一個(gè)臨時(shí)中斷服務(wù)處理子程序的入口地址，一旦初始化結束，每當一個(gè)指定的通信事件出現時(shí)，am85c30將產(chǎn)生一次通信中斷，cpu將依據此中斷號查看中斷向量表，調用執行所指向的新的中斷處理程序，完成收／發(fā)處理。收／發(fā)數據的程序流程如圖2、圖3所示：

3．3　環(huán)行緩沖區與幀結構

（1）環(huán)行緩沖區

在數據通信過(guò)程中，發(fā)送端和接收端都需要采用一定大小的緩沖區，緩沖區的操作需要采用先進(jìn)先出（fifo）的原則，即保證新插入的數據不能覆蓋尚未處理的數據，采用環(huán)形緩沖區技術(shù)則可很好地解決這個(gè)問(wèn)題，假設數據緩沖區為buffer〔len〕，即長(cháng)度為len的緩沖區 ，為了達到環(huán)形緩沖區操作的目的，需要定義一控制塊結構：

typedef struct
｛ int cnt；
int rdi；
int wri；
int*buf；　　　　
｝bcb

cnt域表示當前緩沖區內的數據長(cháng)度，rdi表示從當前環(huán)形緩沖區中讀取數據的指針位置，wri表示往當前環(huán)形緩沖區中存放數據的指針位置，buf指針指向緩沖區的首地址。

（2）幀結構　

由于雙modem系統接收數據時(shí)要依據誤碼率的高低在兩條線(xiàn)路間進(jìn)行智能切換，有選擇性地接收，從而實(shí)現數據的高可靠性傳輸。誤碼率的大小雖然是衡量線(xiàn)路傳輸狀況的指標 ，但它是一個(gè)長(cháng)期統計的結果，與當前線(xiàn)路傳輸質(zhì)量無(wú)線(xiàn)性比例關(guān)系，在一小段時(shí)間內，有可能誤碼率高的線(xiàn)路傳輸的數據更正確，由于這種長(cháng)期統計和短時(shí)數據的正確與否無(wú)線(xiàn)性比例關(guān)系，如果直接用數據流方式進(jìn)行熱切換，就存在誤判并導致數據的誤收和對短時(shí)突發(fā)誤碼反映遲鈍和誤碼擴大的現象。因此必需將數據以一定長(cháng)度為單位劃分為一個(gè)個(gè)的幀（fra me），再以幀為單位結合誤碼率進(jìn)行判斷、切換，這樣就可以把誤碼發(fā)生的位置定位在一幀長(cháng)度內，使切換更準確，數據更可靠，在分幀切換當中，發(fā)送端先將數據裝幀打包，幀結構至少應包括幀號、幀數據長(cháng)度、幀數據等。為此，我們定義了如圖4所示的幀結構。幀結構采用類(lèi)似hdlc的幀結構，幀起止標志固定為0x7e的8位數據，兩端以0結束，中間是六連1，便于與幀數據相區分，幀結束標志與幀開(kāi)始標志相同。crc采用16位的m序列，為了提高crc校驗的計算速度，采用了查表法。

4　結束語(yǔ)

實(shí)際信道都不是理想的無(wú)差錯信道，所傳輸的 數據總會(huì )出現一定的誤碼。為此，我們采用高速dsp技術(shù)所設計的雙modem系統，除了具有一般modem的通用功能之外，更主要的是可在有差錯的信道中，實(shí)時(shí)地進(jìn)行數據的高可靠性甚至無(wú)誤碼傳輸。實(shí)際線(xiàn)路測試結果表明該系統在工作條件范圍內，當歸一化信噪比≥17db時(shí)，對511偽隨機碼的誤碼率pe≤1×10－6，在中低速語(yǔ)音壓縮編碼后使用雙modem技術(shù)進(jìn)行數據傳輸將有廣闊的市場(chǎng)發(fā)展前景。