時(shí)域時(shí)鐘抖動(dòng)分析(上)

　　SNRJitter[dBc]=-20×log(2π×fIN×tJitter) (2)

　　正如我們預計的那樣，利用固定數量的時(shí)鐘抖動(dòng)，SNR 隨輸入頻率上升而下降。圖 4 描述了這種現象，其顯示了 400 fs 固定時(shí)鐘抖動(dòng)時(shí)一個(gè) 14 位管線(xiàn)式轉換器的 SNR。如果輸入頻率增加十倍，例如：從 10MHz 增加到 100MHz，則時(shí)鐘抖動(dòng)帶來(lái)的最大實(shí)際 SNR 降低 20dB。

　　如前所述，限制 ADC SNR 的另一個(gè)主要因素是 ADC 的熱噪聲，其不隨輸入頻率變化。一個(gè) 14 位管線(xiàn)式轉換器一般有 ~70 到 74 dB 的熱噪聲，如圖 4 所示。我們可以在產(chǎn)品說(shuō)明書(shū)中找到 ADC 的熱噪聲，其相當于最低指定輸入頻率(本例中為 10MHz)的 SNR，其中時(shí)鐘抖動(dòng)還不是一個(gè)因素。

讓我們來(lái)對一個(gè)具有 400 fs 抖動(dòng)時(shí)鐘電路和 ~73 dB 熱噪聲的 14 位 ADC 進(jìn)行分析。低輸入頻率(例如：10MHz 等)下，該 ADC 的 SNR 主要由其熱噪聲定義。由于輸入頻率增加，400-fs 時(shí)鐘抖動(dòng)越來(lái)越占據主導，直到 ~300 MHz 時(shí)完全接管。盡管相比 10MHz 的 SNR，100MHz 輸入頻率下時(shí)鐘抖動(dòng)帶來(lái)的 SNR 每十倍頻降低 20dB，但是總 SNR 僅降低 ~3.5 dB(降至 69.5dB)，因為存在 73-dB 熱噪聲(請參見(jiàn)圖 5)：

　　現在，很明顯，如果 ADC 的熱噪聲增加，對高輸入頻率采樣時(shí)時(shí)鐘抖動(dòng)便非常重要。例如，一個(gè) 16 位 ADC 具有 ~77 到 80 dB 的熱噪聲層。根據圖 4 所示曲線(xiàn)圖，為了最小化 100MHz 輸入頻率 SNR 的時(shí)鐘抖動(dòng)影響，時(shí)鐘抖動(dòng)需為大約 150 fs 或更高。

　　確定采樣時(shí)鐘抖動(dòng)

　　如前所述，采樣時(shí)鐘抖動(dòng)由時(shí)鐘的計時(shí)不準(相位噪聲)和 ADC 的窗口抖動(dòng)組成。這兩個(gè)部分結合組成如下：

　　我們在產(chǎn)品說(shuō)明書(shū)中可以找到 ADC 的孔徑口抖動(dòng) (aperture jitter)。這一值一般與時(shí)鐘振幅或轉換速率一起指定，記住這一點(diǎn)很重要。低時(shí)鐘振幅帶來(lái)低轉換速率，從而增加窗口抖動(dòng)。