3D集成電路如何實(shí)現

　　TSV也可以在CMOS器件制造完成之后制作。在鍵合工藝之前完成，或者在鍵合工藝之后完成。由于CMOS器件已經(jīng)制作完成，因此在通孔形成時(shí)晶圓不需要再經(jīng)受高溫處理，所以可以使用銅導電材料。很明顯，制作這些通孔的空白區域需要在設計芯片時(shí)就予以考慮。

　　如果可以選擇，無(wú)論是FEOL還是BEOL方案，只要是在晶圓代工廠(chǎng)制作TSV，都是相對簡(jiǎn)單的選擇。BEOL互連層是一個(gè)擁有不同介質(zhì)和金屬層的復雜混合體?？涛g穿透這些層很困難，而且是由不同產(chǎn)品具體決定的。在完整的IC制造之后通過(guò)刻蝕穿透BEOL層來(lái)制作TSV會(huì )阻礙布線(xiàn)通道，增加布線(xiàn)復雜性并增加芯片尺寸，可能會(huì )需要一個(gè)額外的布線(xiàn)層。既然諸如TSMC(中國臺灣省臺北)和特許(新加坡)等晶圓廠(chǎng)已宣稱(chēng)他們有意向量產(chǎn)化TSV制造，那么在IC制造工藝中制作通孔將成為一個(gè)更切實(shí)可行的選擇。