基于FPGA的基帶64×64數據分配矩陣設計方案
4 結語(yǔ)
本文采用FPGA作為實(shí)現控制邏輯的核心部件,提出了基于FPGA的基帶64×64 數據分配矩陣設計方案,并介紹了上位機的軟件設計思路和FPGA的內部編程實(shí)現及仿真。經(jīng)驗證本系統基本能實(shí)現基帶數字信號的分配路由,從而證實(shí)了該方案具有規模大、成本低、高速等特點(diǎn),可廣泛應用于大規?;鶐底窒到y測試及信號程控分配調度中。
EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 基于FPGA的基帶64×64數據分配矩陣設計方案
4 結語(yǔ)
本文采用FPGA作為實(shí)現控制邏輯的核心部件,提出了基于FPGA的基帶64×64 數據分配矩陣設計方案,并介紹了上位機的軟件設計思路和FPGA的內部編程實(shí)現及仿真。經(jīng)驗證本系統基本能實(shí)現基帶數字信號的分配路由,從而證實(shí)了該方案具有規模大、成本低、高速等特點(diǎn),可廣泛應用于大規?;鶐底窒到y測試及信號程控分配調度中。
評論