電子元件及電路組裝技術(shù)介紹（一）

電子元器件是電子信息設備的細胞，板級電路組裝技術(shù)是制造電子設備的基礎。不同類(lèi)型的電子元器件的出現總會(huì )導致板級電路組裝技術(shù)的一場(chǎng)革命。60年代與集成電路興起同時(shí)出現的通孔插裝技術(shù)(THT)，隨著(zhù)70年代后半期LSI的蓬勃發(fā)展，被80年代登場(chǎng)的第一代SMT所代替，以QFP為代表的周邊端子型封裝已成為當今主流封裝;進(jìn)入90年代，隨著(zhù)QFP的狹間距化，板級電路組裝技術(shù)面臨挑戰，盡管開(kāi)發(fā)了狹間距組裝技術(shù)(FPT)，但間距0.4mm以下的板級電路組裝仍然有許多工藝面臨解決。作為最理想的解決方案90年代前半期美國提出了第二代表面組裝技術(shù)的IC封裝一面陣列型封裝(BGA)，其近一步的小型封裝是芯片尺寸的封裝(CSP)是在廿世紀90年代未成為人們的關(guān)注的焦點(diǎn)，比如，組裝實(shí)用化困難的400針以上的QFP封由組裝容易的端子間距為1.0-1.5mm的PBGA和TBGA代替，實(shí)現了這類(lèi)器件的成組再流。特別是在芯片和封裝基板的連接上采用了倒裝片連接技術(shù)，使數千針的PCBA在超級計算機、工作站中得到應用，叫做FCBGA，正在開(kāi)始實(shí)用化。第三代表面組裝技術(shù)直接芯片板級組裝，但是由于受可靠性、成本和KGD等制約，僅在特殊領(lǐng)域應用，IC封裝的進(jìn)一步發(fā)展，99年底初露頭角的晶片封裝(WLP)面陣列凸起型FC到2014年期待成為對應半導體器件多針化和高性能化要求的第三代表面組裝封裝。

　　IC封裝一直落后于IC芯片本身固有的能力。我們希望裸芯片和封裝的芯片之間的性能縫隙減小，這就促進(jìn)了新的設計和新的封裝技術(shù)的發(fā)展。在新的封裝設計中，多芯片封裝(CSP)包含了一個(gè)以上的芯片，相互堆積在彼此的頂部，通過(guò)線(xiàn)焊和倒裝片設計(在倒裝片上線(xiàn)焊，在線(xiàn)焊上倒裝片，或在線(xiàn)焊上線(xiàn)焊)實(shí)現芯片間的互連，進(jìn)一步減少了器件重量和所占空間)。

　　由于尺寸和成本優(yōu)勢，晶片級CSP(Wafer-levelcap)將被進(jìn)一步開(kāi)發(fā)，這種技術(shù)是在晶片切割成小方塊(芯片)之前，就在芯片上形成第一級互連和封裝I/O端子，這不但縮短了制造周期，其I/O端子分為面陣列型和周邊型(依據I/O端子的分布)兩種類(lèi)型;前者，EIAJ的端子間距0.8mm以下，外型尺寸為4mm-21mm的超小型封裝作為標準，主要適用于邏輯和存貯器件，后者是SON和QFN等帶周邊端子的無(wú)引線(xiàn)小型化封袋，主要適用于存貯器和低檔邏輯器件。自從90年代初CSP問(wèn)世以來(lái)，提出了各種各樣的結構形式，現在以面陣列型的FBGA是主流，第一代FBGA是塑料類(lèi)型的面朝下型，第二代FBGA是載帶類(lèi)型的面朝下型，都采用了引線(xiàn)框架塑模塊、封裝，而新一代的FBGA是以晶體作載體進(jìn)行傳送，切割(劃線(xiàn))的最終組裝工藝，即WLP方式，取代了以前封裝采用的連接技術(shù)(線(xiàn)焊、TAB和倒裝片焊)，而是在劃線(xiàn)分割前，采用半導體前工序的布線(xiàn)技術(shù)，使芯片襯墊與外部端子相連接，其后的焊料球連接和電氣測試等都在晶片狀態(tài)下完成，最后才迫行劃線(xiàn)分割。顯然用WLP方式制作的是實(shí)際芯片尺寸的FBGA，外形上與FC無(wú)區別。

　　總之，PBGA、TBGA、FBGA、(CSP)和FC是當今IC封裝的發(fā)展潮流。表1和表2分別示出了這些封裝的發(fā)展動(dòng)向。在21世紀的前15年，第三代表面組裝封裝將會(huì )迅速發(fā)展，圍繞高密度組裝，封裝結構的多樣化將是21世紀初IC封裝最顯著(zhù)的特點(diǎn)。LSI芯片的疊層封裝、環(huán)形封裝：還有，將出現新的3D封裝，光一電子學(xué)互連，光表面組裝技術(shù)也會(huì )蓬勃發(fā)展。系統級芯片(SOC)和MCM的系統級封裝(MCM/SIP)隨著(zhù)設計工具的改善，布線(xiàn)密度的提高，新基板材料的采用，以及經(jīng)濟的KGD供給的普及，將進(jìn)一步得到開(kāi)發(fā)和進(jìn)入實(shí)用階段。

　　無(wú)源封裝

　　隨著(zhù)工業(yè)和消費類(lèi)電子產(chǎn)品市場(chǎng)對電子設備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對電子電路性能不斷提出新的要求，從20世紀90年代以來(lái)，冶式元件進(jìn)一步向小型化、多層化、大容量化、耐高壓和高性能方向發(fā)展，同時(shí)隨著(zhù)SMT在所有電子設備中的推廣應用，世界范圍片式元件的使用量迅速增加，現在年消耗片式元件達到1兆只，無(wú)源元件對IC的比率一般大于20.由于需要如此大量的分立元件，所以分立元件支配最終PCB組件的尺寸;另外，片式無(wú)源元件用量的劇增使貼裝工藝中的瓶頸經(jīng)片式元件的貼裝更難解決，導致生產(chǎn)線(xiàn)失去平衡，設備利用率下降，成本提高，同時(shí)片式元件供給時(shí)間占用生產(chǎn)線(xiàn)時(shí)間的30%，嚴重影響生產(chǎn)量的提高。解決這些問(wèn)題的有效辦法就是。實(shí)現無(wú)源元件的集成。

　　集成無(wú)源元件有以下幾種封裝形式：

　　陣列：將許多一種類(lèi)型的無(wú)源元件集成在一起，以面陣列端子形式封裝;

　　網(wǎng)絡(luò )：將許多混合電阻和電容集成在一起，以周邊端子形式封裝;

　　混合：將一些無(wú)源元件和有源器件混合集成進(jìn)行封裝;

　　嵌入：將無(wú)源元件嵌入集成在PCB或其它基板中;

　　集成混合：所集成的無(wú)源元件封裝在QFP或TSOP格式中。