單片機與串行AD轉換器TLC0834的接口設計
加入技術(shù)交流群
單片機控制系統通常要用到Ａ／Ｄ轉換。根據輸出的信號格式，比較常用的Ａ／Ｄ轉換方式可分為并行Ａ／Ｄ和串行Ａ／Ｄ。并行方式一般在轉換后可直接接收，但芯片的引腳比較多；串行方式所用芯片引腳少，封裝小，在ＰＣＢ板上占用的空間也小，但需要軟件處理才能得到所需要的數據。
圖1 TLC0834的工作時(shí)序圖
１?。裕蹋茫埃福常春?jiǎn)介
１．１ ＴＬＣ０８３４的主要特點(diǎn)
ＴＬＣ０８３４是ＴＩ公司生產(chǎn)的８位逐次逼近模數轉換器?具有輸入可配置的多通道多路器和串形輸入輸出方式。其多路器可由軟件配置為單端或差分輸入，也可以配置為偽差分輸入。另外，其輸入基準電壓大小可以調整。在全８位分辨率下，它允許任意小的模擬電壓編碼間隔。由于ＴＬＣ０８３４采用的是串行輸入結構，因此封裝體積小，可節?。担毕盗?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/單片機">單片機Ｉ／Ｏ資源，價(jià)格也較適中。其主要特點(diǎn)如下：
● ８位分辨率；
● 易于和微處理器接口或獨立使用；
● 可滿(mǎn)量程工作；
● 可用地址邏輯多路器選通４輸入通道；
● 單５Ｖ供電，輸入范圍為０～５Ｖ；
● 輸入和輸出與ＴＴＬ、ＣＭＯＳ電平兼容；
● 時(shí)鐘頻率為２５０ｋＨｚ時(shí)，其轉換時(shí)間為３２μｓ；
● 可以和美國國家半導體公司的ＡＤＣ０８３４和ＡＤＣ０８３８進(jìn)行替換，但它內部不帶齊納穩壓器網(wǎng)絡(luò )；
● 總調整誤差為１ＬＳＢ。
１．２ 工作特點(diǎn)
ＴＬＣ０８３４可通過(guò)和控制處理器相連的串行數據鏈路來(lái)傳送控制命令，因而?可用軟件對通道進(jìn)行選擇和輸入端進(jìn)行配置，其控制邏輯表如表１所列。
表1 TLC0834多路器的控制邏輯表
| 多路器地址 | 通 道 號 | ||
| SGL/DIF | ODD/EVEN | SELECT BIT1 | CH0 CH1 CH2 CH3 |
| L L H H | L H L H | L H L H | + - + - + - - + |
| H H H H | L L H H | L H L H | + + + + |
輸入配置可在多路器尋址時(shí)序中進(jìn)行。多路器地址可通過(guò)ＤＩ端移入轉換器。多路器地址選擇模擬輸入通道可決定輸入是單端輸入還是差分輸入。當輸入是差分時(shí)，應分配輸入通道的極性，并應將差分輸入分配到相鄰的輸入通道對中。例如通道０和通道１可被選為一對差分輸入。另外，在選擇差分輸入方式時(shí)，極性也可以選擇。一對輸入通道的兩個(gè)輸入端的任何一個(gè)都可以作為正極或負極。
通常ＴＬＣ０８３４在輸出以最高位（ＭＳＢ）開(kāi)頭的數據流后，會(huì )以最低位（ＬＳＢ）開(kāi)頭重輸出一遍（前面的數據流）。其工作時(shí)序如圖１所示。
１．３ 引腳功能
ＴＬＣ０８３４的引腳排列如圖２所示，其中ＣＨ０～ＣＨ３為模擬輸入端； ＣＳ 為片選端；ＤＩ為串行數據輸入，該端僅在多路器尋址時(shí)（ＭＵＸ Ｓｅｔｔｌｉｎｇ Ｔｉｍｅ）才被檢測；ＤＯ為Ａ／Ｄ轉換結果的三態(tài)串行輸出端；ＣＬＫ為時(shí)鐘；ＳＡＲＳ為轉換狀態(tài)輸出端，該端為高電平時(shí)，表示轉換正在進(jìn)行，為低電平則表示轉換完成；ＲＥＦ為參考電壓輸入端；ＶＣＣ為電源；ＤＧＴＬ ＧＮＤ為數字地，ＡＮＧＬ ＧＮＤ為模擬地。
２ 與單片機的接口電路設計
ＴＬＣ０８３４與８９Ｃ５１單片機的硬件接口電路的電路原理如圖３所示。圖中，單片機的Ｐ１．７接ＴＬＣ０８３４的片選信號， Ｐ１．６用于產(chǎn)生Ａ／Ｄ轉換的時(shí)鐘， Ｐ１．５為一個(gè)雙向Ｉ／Ｏ口位，可用于對模擬輸入進(jìn)行配置及輸出轉換所得的數據。在這里，模擬信號以單端方式輸入，參考電壓為５Ｖ，即Ａ／Ｄ模擬量的輸入范圍為０～５Ｖ。
３ 單片機的軟件設計
該系統在工作時(shí)，單片機將通過(guò)編程產(chǎn)生串行時(shí)鐘，并按時(shí)序發(fā)送與接收數據位，以完成通道方式／通道數據的寫(xiě)入和轉換結果的讀出。篇幅有限，現以通道０單端輸入模擬信號為例，給出Ａ／Ｄ轉換的程序：
ＣＬＲ Ｐ１．６ ；清時(shí)鐘
ＣＬＲ Ｐ１．５
ＳＥＴＢ Ｐ１．７ ；置片選為高
ＣＬＲ Ｐ１．７ ；置片選為低
ＳＥＴＢ Ｐ１．５ ?１ Ｓｔａｒｔ Ｂｉｔ
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．５ ?１
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＣＬＲ Ｐ１．５ ?０
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＣＬＲ Ｐ１．５ ?０ ＣＨ０
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６ ?通道０，單端輸入
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．５ ?Ｐ１．５由輸出狀態(tài)改
為輸入狀態(tài)
ＬＣＡＬＬ ＡＤＣＯＮＶ
ＡＤＣＯＮＶ： ＭＯＶ Ｒ０?＃０８Ｈ
ＡＤＬＯＰ０： ＭＯＶ Ｃ?Ｐ１．５ ；讀轉換結果
ＲＬＣ Ａ ；累加器Ａ左移，將結果
逐位移入Ａ中
ＳＴＥＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＤＪＮＺ Ｒ０?ＡＤＬＯＰ０
ＭＯＶ Ｒ０?＃０７Ｈ
ＡＤＬＯＰ１： ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＤＪＮＺ Ｒ０?ＡＤＬＯＰ１
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．７ ；置片選信號為高，
結束一次轉換
ＲＥＴ
轉換結果經(jīng)換算后可轉換為十進(jìn)制數顯示出來(lái)。如在精度要求較高的場(chǎng)合，可以選用位數更多的串行Ａ／Ｄ并取高位數據。限于篇幅，該部分程序本文不作介紹。
４ 結論
本文給出的硬件和軟件均經(jīng)實(shí)踐檢驗，并已在某公司的產(chǎn)品上應用，其性?xún)r(jià)比較高，可大大降低生產(chǎn)成本。
評論