驅動(dòng)電路設計（二）——驅動(dòng)器的輸入側探究

驅動(dòng)電路設計是功率半導體應用的難點(diǎn)，涉及到功率半導體的動(dòng)態(tài)過(guò)程控制及器件的保護，實(shí)踐性很強。為了方便實(shí)現可靠的驅動(dòng)設計，英飛凌的驅動(dòng)集成電路自帶了一些重要的功能，本系列文章以閱讀雜談的方式講詳細講解如何正確理解和應用這些功能，也建議讀者閱讀和收藏文章中推薦的資料以作參考。

驅動(dòng)器的輸入側

一個(gè)可靠的功率半導體驅動(dòng)電路設計要從輸入側開(kāi)始，輸入端可能會(huì )受到干擾，控制電路也會(huì )發(fā)生邏輯錯誤，可能的誤觸發(fā)會(huì )造成系統輸出混亂，甚至損壞器件。

一個(gè)典型的無(wú)磁芯變壓器耦合的隔離型驅動(dòng)器輸入測如框圖所示，本文重點(diǎn)講講不起眼的IN+和IN-，其互鎖、濾傳輸延時(shí)和窄脈沖抑制等。

圖1. 1ED332xMC12N系列電隔離單通道驅動(dòng)IC的輸入側框圖

注：典型型號1ED3323MC12N 8.5A,5.7kV(rms)單通道隔離柵極驅動(dòng)器，具有短路保護、有源米勒鉗位和軟關(guān)斷功能，通過(guò)UL 1577和VDE 0884-11認證

IN+與IN-應用的使用方法

輸入端的設計要從認識最基本的PWM信號輸入端開(kāi)始，一個(gè)單路功率半導體驅動(dòng)電路如果帶反相（IN-）和同相（IN+）輸入引腳，這就提供了多種設計可能性，可通過(guò)連接PWM脈寬調制輸入和使能/關(guān)閉邏輯信號，以滿(mǎn)足各種控制和保護用途的需求。

互鎖模式

互鎖是避免半橋電路產(chǎn)生直通電流的有效功能，將上橋臂和下橋臂驅動(dòng)IC的輸入信號引腳按照下圖的方法連接在一起，可實(shí)現半橋驅動(dòng)，同時(shí)禁止兩個(gè)通道的同時(shí)開(kāi)通：

上橋臂驅動(dòng)器的輸入（IN+）與下橋臂驅動(dòng)器的反相輸入（IN-）相連；

下橋臂驅動(dòng)器的輸入（IN+）與上橋臂驅動(dòng)器的反相輸入（IN-）相連。

但這簡(jiǎn)單的互鎖還是不夠的，柵極驅動(dòng)器和功率開(kāi)關(guān)的開(kāi)關(guān)延遲和邊沿特性往往會(huì )導致短暫的上下橋臂直通現象。為避免功率開(kāi)關(guān)的導通時(shí)間重疊，需要在微控制器中對PWM生成設置適當的死區時(shí)間，這是另外一個(gè)需要深入討論的問(wèn)題。

使能模式和關(guān)閉模式

驅動(dòng)器上同時(shí)帶有IN+和IN-引腳，從邏輯上講兩者同時(shí)是有效電平才有輸出，我們設計中就可以拿出一個(gè)引腳作為使能和關(guān)閉的功能引腳，具體為：

使用IN+引腳作為使能信號（圖2窄脈沖和延遲中的C區域），IN-就是反向邏輯PWM輸入端。整個(gè)逆變器的柵極驅動(dòng)器IC的IN+（設計中作為使能控制）連在一起，以便通過(guò)單個(gè)控制信號啟動(dòng)逆變器。

使用IN-引腳作為關(guān)閉信號（圖2窄脈沖和延遲中的A和B區域），IN+就是正向邏輯PWM輸入端。整個(gè)逆變器的柵極驅動(dòng)器IC的IN-（設計中作為關(guān)閉控制）連在一起，以便通過(guò)單個(gè)控制信號關(guān)閉逆變器。

輸入信號的濾波

抑制輸入干擾的方法是在輸入端接入簡(jiǎn)單的RC低通濾波器，以抑制影響正常工作的短脈沖。

阻容RC濾波器是抑制或減少串擾和寄生耦合效應的常用方法。然而，如圖所示，外部簡(jiǎn)單的阻容濾波器并不精確，其誤差不對稱(chēng)。尤其是當時(shí)間常數較大時(shí)，這可能會(huì )使得基于半橋的功率變換器需要更大死區時(shí)間，計算更加困難。

目前量產(chǎn)的EiceDRIVER?隔離型驅動(dòng)都帶有內置濾波，內部給電容充電的是電流源，實(shí)現具有對稱(chēng)容差和高精度的集成低通噪聲濾波器。集成噪聲濾波器可以減少對外部RC濾波器依賴(lài)。與沒(méi)有集成噪聲抑制濾波器的柵極驅動(dòng)器集成電路相比，這種組合解決方案的性能更為出色。

窄脈沖抑制

IN+和IN-定義了最小脈沖寬度，使驅動(dòng)電路能夠抵御意外的小脈沖干擾，見(jiàn)下圖A區和C區。

下圖的時(shí)序是基于使能模式和關(guān)閉模式，A區NI-（設計中作為關(guān)閉控制）是低電平，關(guān)閉無(wú)效，這時(shí)IN+的脈沖應該出現的輸出端。但是卻沒(méi)有，因為tIN+<tinfit，即脈沖寬度小于最小脈沖寬度，1ED332x系列的典型值為35ns。

圖2. 窄脈沖和延遲

傳輸延時(shí)

上圖B區中，IN+的脈沖寬度大于允許的最小脈沖寬度tinfit，驅動(dòng)器就有輸出了，但輸出的前沿和后沿都有了一定的延時(shí)，分別為tPDON和tPDOFF，由于前沿后沿的延遲并不一致，會(huì )影響到輸出脈沖寬度，尤其在脈沖寬度比較窄的時(shí)候影響更明顯。細化的輸出邊沿特性和延時(shí)定義見(jiàn)下圖，IN+以30%~70%計，而輸出OUT以20%~80%計。

動(dòng)態(tài)參數

驅動(dòng)器的動(dòng)態(tài)參數在時(shí)序設計中是比較重要，而且會(huì )受溫度和負載的影響，在1ED332xMC12N數據手冊表11中給出了18個(gè)項參數。

從下表中可以看出，由于采用的變壓器隔離，其開(kāi)通上升沿和關(guān)斷的下降沿的延時(shí)偏差很小，比如上升延時(shí)，典型值80ns，最小值是74ns，最大是84ns。由于上下偏差僅10-11ns，對死區設計時(shí)很“省時(shí)間”，在高頻開(kāi)關(guān)應用也游刃有余。

系列文章

驅動(dòng)電路設計（一）——驅動(dòng)器的功能綜述 （http://dyxdggzs.com/article/202502/466941.htm）

驅動(dòng)電路設計（三）---驅動(dòng)器的隔離電源雜談（http://dyxdggzs.com/article/202503/467754.htm）

驅動(dòng)電路設計（四）---驅動(dòng)器的自舉電源綜述（http://dyxdggzs.com/article/202503/467756.htm）

驅動(dòng)電路設計（五）——驅動(dòng)器的自舉電源穩態(tài)設計 (http://dyxdggzs.com/article/202503/468089.htm)

驅動(dòng)電路設計（六）——驅動(dòng)器的自舉電源動(dòng)態(tài)過(guò)程 http://dyxdggzs.com/article/202503/468657.htm

驅動(dòng)電路設計（七）——自舉電源在5kW交錯調制圖騰柱PFC應用 http://dyxdggzs.com/article/202503/468660.htm