驅動(dòng)電路設計（五）——驅動(dòng)器的自舉電源穩態(tài)設計

驅動(dòng)電路設計是功率半導體應用的難點(diǎn)，涉及到功率半導體的動(dòng)態(tài)過(guò)程控制及器件的保護，實(shí)踐性很強。為了方便實(shí)現可靠的驅動(dòng)設計，英飛凌的驅動(dòng)集成電路自帶了一些重要的功能，本系列文章講詳細講解如何正確理解和應用這些功能。

自舉電路在電平位移驅動(dòng)電路應用很廣泛，電路非常簡(jiǎn)單，成本低，而且有很多實(shí)際案例可以抄作業(yè)。不過(guò)，由于系統往往存在特殊或極端工況，如設計不當調制頻率或占空比不足以刷新自舉電容器上電荷，電容上的電壓不夠，低于低電壓關(guān)閉值UVLO，這時(shí)候就出現了系統故障，嚴重時(shí)會(huì )損壞系統。上一篇《驅動(dòng)電路設計（四）---驅動(dòng)器的自舉電源綜述》（http://dyxdggzs.com/article/202503/467756.htm）是基于書(shū)本知識的綜述，已經(jīng)提到這些問(wèn)題，接下來(lái)會(huì )參考英飛凌的數據手冊和應用指南進(jìn)行深入討論。本文為了簡(jiǎn)化問(wèn)題，分析固定占空比下，即針對一個(gè)PWM周期內的設計。

自舉電路原理

圖1中為柵極驅動(dòng)器的高壓側提供非隔離電源的方式是自舉拓撲，其由簡(jiǎn)單的一個(gè)自舉二極管和一個(gè)自舉電容器組成。當下橋IGBT導通時(shí)給自舉電容充電到VBS，而在下橋關(guān)斷上橋工作時(shí)這個(gè)電容給上橋提供電源。電容在上下橋交互開(kāi)關(guān)的過(guò)程中實(shí)現充放電。在實(shí)際驅動(dòng)器產(chǎn)品中，有時(shí)電平位移驅動(dòng)電路已經(jīng)把二極管集成在IC中，只要外接一個(gè)電容即可。

圖1. 自舉電路

這種自舉電路具有簡(jiǎn)單、成本低的優(yōu)點(diǎn)。電路設計目標是輸出電壓穩定，如果自舉電容上的電壓不夠，低于低電壓關(guān)閉值UVLO，這時(shí)候就出現了系統故障，嚴重時(shí)會(huì )損壞系統。

自舉電容器(VBS)的最大電壓取決于圖1所示的自舉電路的幾個(gè)元器件：

■ 電阻RBOOT上的壓降；

■ 自舉二極管的VF、低邊側開(kāi)關(guān)上的壓降（VCEON或VFP，取決于流經(jīng)開(kāi)關(guān)的電流方向）；

■ 以及低邊側開(kāi)關(guān)發(fā)射極和直流母線(xiàn)之間的分流取樣電阻（圖1中未顯示）上的壓降（如果存在）。

自舉電路分析

在研究半橋拓撲中使用的自舉電路元器件取值大小細節之前，需要了解一些基礎知識，為此我們引入簡(jiǎn)化等效電路有助于分析加深理解（見(jiàn)圖2）。電容Cboot左邊是補充電荷的電路，而右邊部分是會(huì )消耗掉電荷的電路。

圖2. 自舉電路的等效電路

自舉等效電路（如圖2所示）簡(jiǎn)化了VBS特性作為調制開(kāi)關(guān)S1開(kāi)關(guān)狀態(tài)函數的計算，也簡(jiǎn)化其與占空比D、柵極電荷QG、漏電流Ileak以及自舉電阻Rboot和自舉電容Cboot的計算。

VBS: 自舉電容器Cboot上的電壓

VBSMAX: 代表電源電壓（圖1中的VCC）加上或減去自舉電路的靜態(tài)電壓降

D=占空比=T(ON)/T

"穩態(tài)"過(guò)程計算：即一個(gè)PWM周期內的VBS行為

在本文討論中，開(kāi)關(guān)S1的占空比假定為已達到穩定狀態(tài)，并將保持恒定。后續的文章章節再進(jìn)一步討論空間矢量調制下，占空比隨時(shí)間變化時(shí)要考慮的一些因素。

自舉電容器Cboot上產(chǎn)生的電壓VBS一般由兩個(gè)部分組成（如圖2所示）。第一個(gè)是理想開(kāi)關(guān)（也是半橋電路中的下橋臂）(S1)接通(TON)期間自舉電阻上產(chǎn)生的壓降。第二個(gè)是疊加紋波，是系統開(kāi)關(guān)特性的特征。

交流紋波的大小主要由自舉電容器的容量決定，可以在S1關(guān)斷（TOFF）時(shí)計算。

在下面討論的其余部分，VBSMAX被定義為VBS的可能的最大值，圖2中的電壓源就取最大值VBSMAX。

自舉電阻

驅動(dòng)電源是否足夠大用電荷來(lái)描述比功率更直接，因為負載是MOS型器件的柵極電荷，在開(kāi)關(guān)期間 (TS)電源(VBSMAX)向電路提供的總電荷量QTOT如下公式所示。

這里變量QG*被定義為功率器件柵極QG和柵極驅動(dòng)器電平位移QLS所需的總電荷量，而Ileak是指向柵極驅動(dòng)器高壓側電路提供的直流電流High-side floating well offset supply leakage。

比如2ED2198S06F的QLS=1nC，而一個(gè)10A 600V的IGBT3 IKA10N60T大約為62nC，實(shí)際計算中可以忽略。

而其Ileak=12.5uA,如果Ts=0.1ms的話(huà)，Ileak*TS=1.25nC，也是一個(gè)非常小的量。（文末的案例Ileak高達200uA，可能就不應該忽略）

S1由PWM波形驅動(dòng)，且僅在TON時(shí)間內通過(guò)自舉電阻提供電荷，則流經(jīng)自舉電阻的平均電流按如下公式計算。

其中：

所以RBOOT兩端的平均壓降由下列公式確定：

如果電平位移的驅動(dòng)器的QLS和Ileak相對于驅動(dòng)對象足夠小，那公式可以簡(jiǎn)化為：

在設計中，是否可以忽略?xún)炔侩娖轿灰齐娐匪璧碾姾珊蜄艠O驅動(dòng)器高壓側電路提供的直流電流，建議查一下英飛凌的數據手冊，或向廠(chǎng)商咨詢(xún)。

自舉電容

自舉電容器向高壓側電路提供的總電荷可通過(guò)下列公式計算得出：

VBS的紋波振幅為：

上式說(shuō)明自舉電壓的紋波只與總電荷和自舉電容有關(guān)，總電荷也要考慮內部電平位移電路所需的電荷QLS和在關(guān)斷時(shí)柵極驅動(dòng)器高壓側電路提供的直流電流，可能兩者可以忽略。

自舉電壓的跌落

半橋電路上管用自舉供電，其電壓一定會(huì )低于芯片供電電壓，也低于下管的驅動(dòng)電壓，這一問(wèn)題值得仔細研究，最終目的是探討最小占空比問(wèn)題。

VBS的波形如圖所示，圖中對各種貢獻進(jìn)行了區分。Vdrop表示VBS從其可達到的最大（VBSMAX）下降的幅度（VB紋波最低谷的值）。

VBSMAX在實(shí)際系統中也就是驅動(dòng)芯片供電電壓VCC。

第一種工況：當自舉電阻Rboot和自舉電容Cboot決定的時(shí)間常數比較大。

圖3：Vdrop波形：條件為占空比小于4倍的自舉電阻和電容的時(shí)間常數/Ts

如上圖，Vdrop的幅值為：

上面這種工況是占空比比較低，如以下公式那樣實(shí)際充電時(shí)間小于4倍RC常數。充電不足，電壓跌落較大。使VRboot大于?VBS/2。

第二種工況：當占空比很大，充電時(shí)間遠大于自舉電阻Rboot和自舉電容Cboot決定的時(shí)間。

那么Vdrop=VRboot+?VBS/2不再成立，而變成Vdrop=?VBS，波形見(jiàn)圖4。

這時(shí)：

這樣自舉電壓的跌落就比較小，而且可以忽略自舉電阻上的壓降，只與自舉電容決定的紋波有關(guān)。

圖4：Vdrop波形：條件占空比遠大于4倍的自舉電阻和電容的時(shí)間常數/Ts

最小占空比

上面的分析是為最小占空比設計做鋪墊，現在步入主題：

VBS紋波?VBS僅取決于自舉電容器Cboot，而當自舉電容用得比較大，變成第一種工況，VBS也會(huì )有明顯的跌落，這時(shí)的跌落Vdrop取決于自舉電阻Rroot。

我們前面討論電壓跌落與占空比與自舉電路的時(shí)間常數的關(guān)聯(lián)性，目的是要設計自舉電阻滿(mǎn)足最小的占空比。

下式是在忽略?VBS作用時(shí)的最小占空比DMIN，式子中Vdrop是電源可接受的最大壓降。

我們來(lái)看自舉電源仿真案例：

在設計中，我們目標是自舉電壓，電壓降Vdrop結果參考圖5。

仿真條件：

當QG=40nC,f=1/TS=20kHz，Ileak=200μA,Rboot=220Ω，

且預充電到VBSMAX=15V。

分別在Cboot=47nF和1uF，占空比為10%和30%。

圖5的模擬結果中，綠色和黃色曲線(xiàn)表示使用47nF自舉電容器在兩種占空比下的 VBS。紫色和紅色曲線(xiàn)表示使用1μF自舉電容在兩種占空比下的VBS?？梢钥醋耘e電壓值得大小受占空比影響，而電壓得紋波受自舉電容大小影響。

圖5：不同自舉電容和占空比條件下的仿真結果

按照前面的公式：

當QG*=40nC,f=20kHz，Ileak=200μA,Rboot=220Ω，如果允許的Vdrop=2V (VBS=VCC-Vdrop=13V)時(shí)，算出最小可接受的占空比DMIN=11%。要是占空比只有10%的話(huà)，電壓跌落會(huì )超過(guò)預期。

結論

1 驅動(dòng)功率取決于被驅動(dòng)的功率柵極電荷QG和柵極驅動(dòng)器電平位移QLS，并且要包括各種漏電流。

2 自舉電路設計核心問(wèn)題是自舉電阻Rroot和自舉電容Cboot選取，電阻決定平均電壓，電容影響紋波。

3 自舉電源的電壓會(huì )比驅動(dòng)電路的供電電源電壓VCC要低，其電壓降取決于自舉電阻的壓降和自舉電容上的紋波。按照可能的最小占空比正確選擇電阻和電容值是關(guān)鍵，以保證上下管的驅動(dòng)電壓在設計值內。

系列文章

驅動(dòng)電路設計（一）——驅動(dòng)器的功能綜述 http://dyxdggzs.com/article/202502/466941.htm

驅動(dòng)電路設計（二）——驅動(dòng)器的輸入側探究 http://dyxdggzs.com/article/202502/467031.htm

驅動(dòng)電路設計（三）---驅動(dòng)器的隔離電源雜談 http://dyxdggzs.com/article/202503/467754.htm

驅動(dòng)電路設計（四）---驅動(dòng)器的自舉電源綜述 http://dyxdggzs.com/article/202503/467756.htm

驅動(dòng)電路設計（六）——驅動(dòng)器的自舉電源動(dòng)態(tài)過(guò)程 http://dyxdggzs.com/article/202503/468657.htm

驅動(dòng)電路設計（七）——自舉電源在5kW交錯調制圖騰柱PFC應用 http://dyxdggzs.com/article/202503/468660.htm