從蘋(píng)果 A7 到 A18 Pro 芯片：晶體管數量激增 19 倍，晶圓成本飆升 2.6 倍

1 月 5 日消息，近年來(lái)，蘋(píng)果公司的 A 系列智能手機處理器經(jīng)歷了顯著(zhù)的技術(shù)演進(jìn)。從 2013 年采用 28 納米工藝的 A7 芯片，到 2024 年采用 3 納米工藝的 A18 Pro 芯片，蘋(píng)果在核心數量、晶體管密度和功能特性上實(shí)現了跨越式發(fā)展。然而，隨著(zhù)制程技術(shù)的不斷升級，芯片制造成本也大幅攀升，為蘋(píng)果帶來(lái)了新的挑戰。

我們注意到，根據市場(chǎng)研究機構 Creative Strategies 的首席執行官兼首席分析師本?巴賈林（Ben Bajarin）的報告，蘋(píng)果 A 系列芯片的晶體管數量從 A7 的 10 億個(gè)增長(cháng)至 A18 Pro 的 200 億個(gè)。這一增長(cháng)與芯片功能的擴展密切相關(guān)：A7 僅配備了兩個(gè)高性能核心和一個(gè)四集群 GPU，而 A18 Pro 則擁有兩個(gè)高性能核心、四個(gè)能效核心、一個(gè) 16 核神經(jīng)網(wǎng)絡(luò )處理器（NPU）和一個(gè)六集群 GPU。盡管芯片功能大幅增強，A 系列的芯片尺寸（die size）卻保持在 80 至 125 平方毫米之間，這得益于臺積電（TSMC）先進(jìn)制程技術(shù)帶來(lái)的晶體管密度提升。

然而，晶體管密度的提升速度近年來(lái)明顯放緩。巴賈林指出，早期的制程節點(diǎn)（如從 28 納米到 20 納米，再到 16/14 納米）實(shí)現了顯著(zhù)的密度增長(cháng)，而近期的 N5、N4P、N3B 和 N3E 等制程技術(shù)的密度提升幅度較小。晶體管密度提升的高峰期出現在 A11（N10，10 納米級）和 A12（N7，7 納米級）左右，分別增長(cháng)了 86% 和 69%。而 A16 至 A18 Pro 芯片的密度提升則明顯放緩，主要原因是靜態(tài)隨機存取存儲器（SRAM）的縮放速度減緩。

盡管技術(shù)進(jìn)步帶來(lái)的收益逐漸減少，芯片制造成本卻大幅上漲。報告顯示，晶圓價(jià)格從 A7 的 5000 美元攀升至 A17 和 A18 Pro 的 18000 美元，而每平方毫米的成本從 0.07 美元增加到 0.25 美元。巴賈林表示，這些數據來(lái)源于第三方供應鏈報告，并經(jīng)過(guò)多方驗證。盡管如此，非官方信息仍需謹慎對待。

此外，蘋(píng)果在提升芯片性能方面也面臨挑戰。近年來(lái)，A 系列芯片的性能提升速度有所放緩（A18 和 M4 系列除外），主要原因是新一代架構在每周期指令數（IPC）吞吐量上的提升難度加大。盡管如此，蘋(píng)果每一代產(chǎn)品都成功地保持了能效比的提升。巴賈林指出：“在 IPC 提升難度加大的情況下，蘋(píng)果通過(guò)優(yōu)化能效比，即使成本增加，也是一種可行的策略?！?/p>

值得注意的是，臺積電在晶圓生產(chǎn)中采用了一種獨特的商業(yè)模式。根據行業(yè)報告，臺積電向客戶(hù)提供的晶圓包含可銷(xiāo)售和不可銷(xiāo)售的芯片，實(shí)際芯片數量取決于制造良率。如果實(shí)際良率低于預期目標 10% 至 15%，臺積電可能會(huì )向客戶(hù)提供經(jīng)濟補償或折扣，以確?？蛻?hù)的利益。作為臺積電最新制程技術(shù)的首要客戶(hù)，蘋(píng)果有機會(huì )通過(guò)調整制造工藝降低缺陷密度，從而提高良率，在成本控制上占據優(yōu)勢。此外，有傳言稱(chēng)蘋(píng)果是臺積電唯一按芯片而非晶圓付費的客戶(hù)，這進(jìn)一步凸顯了蘋(píng)果在供應鏈中的特殊地位。