KeyStone存儲器架構

至共享存儲器子系統的存取路徑經(jīng)過(guò)精心的重新設計，能夠顯著(zhù)降低至較高級存儲器的時(shí)延，無(wú)論所有CorePac和數據 I/O 是否處于繁忙狀態(tài)，均能維持相同的效率。

二級存儲器效率 —— 與之前的系列產(chǎn)品相比，LL2 存儲器器件和控制器的時(shí)鐘運行速率更高。C66x LL2 存儲器以等同于 CPU 時(shí)鐘的時(shí)鐘速率運行。更高的時(shí)鐘頻率可實(shí)現更快的訪(fǎng)問(wèn)時(shí)間，從而減少了因 L1 高速緩存失效造成的停滯，在此情況下必須從 LL2 高速緩存或 SRAM 獲取存儲器）。光這一項改進(jìn)就自動(dòng)使得從 C64X+ 或 C67X 器件進(jìn)行應用升級實(shí)現了很大的速度提升，而且無(wú)需為 C66x 指令集進(jìn)行重新編譯。

此外，無(wú)論是對用戶(hù)隱藏的還是由軟件命令驅動(dòng)的高速緩存一致性操作都會(huì )變得更高效，而且需要執行的周期數也更少。反之，這也意味著(zhù)自動(dòng)的高速緩存一致性操作（例如檢測、數據移出）對處理器的干擾更小，因而停滯周期數也更少。手動(dòng)的高速緩存一致性操作（例如全局或模塊回寫(xiě)和/或無(wú)效）占用較少的周期即可完成，這就意味著(zhù)在為共享存儲器判優(yōu)的過(guò)程中，實(shí)現CorePac 之間或 CorePac 與 DMA 主系統的同步將需要更短的等待時(shí)間。

共享存儲器效率 —— 為進(jìn)一步提高共享存儲器的執行效率，在 CorePac 內置了擴展存儲器控制器 (XMC)。對共享內部存儲器 (SL2/SL3) 和外部存儲器 (DDR3 SRAM) 來(lái)說(shuō)，XMC 是通向 MSMC 的通道，且架構的構建基礎實(shí)施在此前具有共享二級（SL2）存儲器（比如TMS320C6472 DSP）的器件之上。

圖 3 － 共享存儲器架構
在以前具有 SL2 存儲器的器件上，通向 SL2 的存取路徑與通向 LL2的存取路徑一樣，在鄰近內部接口處均有一個(gè)預取緩沖器。預取功能可隱藏對共享 RAM 庫的訪(fǎng)問(wèn)時(shí)延，并可優(yōu)化代碼執行及對只讀數據的存?。ㄈ嬷С謱?xiě)操作）。XMC 雖然也遵循相同的目標，但是卻進(jìn)一步擴展添加了強大得多的預取功能，從而對程序執行和 R/W 數據獲取提供了可與 LL2 相媲美的最佳性能。預取功能不僅能在訪(fǎng)問(wèn)存儲器之前通過(guò)拉近存儲器和 C66x DSP 內核之間的距離來(lái)降低存取時(shí)延，而且還能緩解其他 CorePac 和數據 I/O 通過(guò) MSMC 爭奪同一存儲器資源的競爭局面。

MSMC 通過(guò) 256 位寬的總線(xiàn)與 XMC 相連，而 XMC 則可直接連接至用于內部 SL2/SL3 RAM 的 4 個(gè)寬 1024 位存儲器組。內部存儲器組使 XMC 中的預取邏輯功能能夠在未來(lái)每次請求訪(fǎng)問(wèn)物理 RAM 之前獲取程序和數據，從而避免后續訪(fǎng)問(wèn)停滯在 XMC。MSMC 可通過(guò)另一 256 位接口與外部存儲器接口控制器直接相連，進(jìn)一步將 CorePac 的高帶寬接口一直擴展到外部存儲器。

對于外部存儲器而言，KeyStone架構可通過(guò)與共享內部存儲器相同的通道進(jìn)行訪(fǎng)問(wèn)，從而較之前的架構實(shí)現了顯著(zhù)的增強。該通道的寬度是之前器件的兩倍，而速度則為一半，從而大幅降低了到達外部 DDR3 存儲器控制器（通過(guò) XMC 和 MSMC）的時(shí)延。在此前的 C6000 DSP 中以及眾多的嵌入式處理器架構中，外部 CPU 和高速緩存訪(fǎng)問(wèn)是通過(guò)芯片級互連進(jìn)行發(fā)布的，而 XMC 則可提供更為直接的最優(yōu)通道。當從外部存儲器執行程序時(shí)，其可大幅提高 L1/L2 高速緩存效率，并在多個(gè)內核與數據 I/O 對外部存儲器并行判優(yōu)時(shí)能夠顯著(zhù)降低所帶來(lái)的遲滯。