臺積電2nm制程設計平臺準備就緒，預計明年末開(kāi)始量產(chǎn)

在歐洲開(kāi)放創(chuàng )新平臺（OIP）論壇上，臺積電表示電子設計自動(dòng)化（EDA）工具和第三方IP模塊已為性能增強型N2P/N2X制程技術(shù)做好準備。目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和電遷移工具，都已經(jīng)通過(guò)N2P工藝開(kāi)發(fā)套件（PDK）版本0.9的認證，該版本PDK被認為足夠成熟。

這意味著(zhù)各種芯片設計廠(chǎng)商現在可以基于臺積電第二代2nm制程節點(diǎn)開(kāi)發(fā)芯片。據悉，臺積電計劃在2025年末開(kāi)始大規模量產(chǎn)N2工藝，同時(shí)A16工藝計劃在2026年末開(kāi)始投產(chǎn)。

臺積電N2系列工藝技術(shù)相較于其前代的主要增強之處在于納米片全柵極（GAA）晶體管和超高性能金屬-絕緣體-金屬（SHPMIM）電容 —— 納米片GAA晶體管的優(yōu)勢是可以通過(guò)調整通道寬度來(lái)定制高性能或低泄漏操作，SHPMIM電容則可以增強電源穩定性并促進(jìn)片上解耦。

與第一代N2工藝相比，N2P會(huì )有額外的改進(jìn)：功耗降低5%-10%（在相同頻率和晶體管數量下）或性能提高5%-10%（在相同功耗和晶體管數量下）；而N2X會(huì )擁有比N2和N2P更高的FMAX電壓，能夠為數據中心CPU、GPU和專(zhuān)用ASIC提供更好的性能。在IP層面，N2P和N2X兼容，因此打算使用N2X的公司無(wú)需重新開(kāi)發(fā)為N2P設計的任何東西。

臺積電還成功縮小了2nm制程節點(diǎn)上的SRAM單元尺寸，將HD SRAM位單元尺寸縮小到約0.0175μm2（約減小了10%），大幅提升SRAM密度。這一改進(jìn)對于提高處理大批量數據的能力至關(guān)重要，因為更大的緩存容量意味著(zhù)更少的內存訪(fǎng)問(wèn)，從而節省了性能和電力消耗。此外，臺積電還開(kāi)發(fā)了RDL（低阻值重置導線(xiàn)層）、超高效能金屬層間（MiM）電容，以進(jìn)一步提高性能。

后續的A16將結合臺積電的超級電軌（Super Power Rail）架構，也就是背部供電技術(shù)，這可以在正面釋放出更多的布局空間，提升邏輯密度和效能，適用于具有復雜訊號及密集供電網(wǎng)絡(luò )的高性能計算（HPC）產(chǎn)品。

臺積電指出目前主要客戶(hù)已完成2nm IP設計，并已經(jīng)開(kāi)始進(jìn)行驗證。按照3nm節點(diǎn)由蘋(píng)果A系列首發(fā)登場(chǎng)來(lái)看，首先進(jìn)行2nm流片驗證的很可能還是蘋(píng)果的A系列芯片。但是由于2nm制程最早也得于2025年量產(chǎn)，所以iPhone 17所搭載的芯片很可能還是由臺積電3nm打造，需要等到iPhone 18上我們才能看到2nm的芯片登場(chǎng)。

前段時(shí)間，臺積電董事長(cháng)兼首席執行官魏哲家表示，客戶(hù)對于2nm的詢(xún)問(wèn)多于3nm，看起來(lái)更受客戶(hù)的歡迎。為了應對市場(chǎng)對2nm工藝技術(shù)的強勁需求，臺積電持續對該制程節點(diǎn)進(jìn)行投資，加快了2nm產(chǎn)線(xiàn)的建設，并進(jìn)一步擴大了產(chǎn)能規劃。

臺積電高雄2nm新廠(chǎng)今天將舉行設備進(jìn)機典禮，該廠(chǎng)是臺積電在高雄的首座12英寸廠(chǎng)，原計劃相關(guān)設備最快2025年Q3進(jìn)機，現在整體進(jìn)度較原計劃超前半年以上。目前，臺積電2nm布局主要是在新竹寶山、高雄新廠(chǎng)兩路并進(jìn)，其中寶山一廠(chǎng)已在今年4月進(jìn)機、6月使用英偉達cuLitho平臺結合AI加速風(fēng)險試產(chǎn)流程，后續寶山二廠(chǎng)也會(huì )維持進(jìn)度。