通過(guò)工藝建模進(jìn)行后段制程金屬方案分析

●   由于阻擋層相對尺寸及電阻率增加問(wèn)題，半導體行業(yè)正在尋找替代銅的金屬線(xiàn)材料。

●   在較小尺寸中，釕的性能優(yōu)于銅和鈷，因此是較有潛力的替代材料。

隨著(zhù)互連尺寸縮減，阻擋層占總體線(xiàn)體積的比例逐漸增大。因此，半導體行業(yè)一直在努力尋找可取代傳統銅雙大馬士革方案的替代金屬線(xiàn)材料。

相比金屬線(xiàn)寬度，阻擋層尺寸較難縮減（如圖1）。氮化鉭等常見(jiàn)的阻擋層材料電阻率較高，且側壁電子散射較多。因此，相關(guān)阻擋層尺寸的增加會(huì )導致更為顯著(zhù)的電阻電容延遲，并可能影響電路性能、并增加功耗。

圖1 銅微縮與阻擋層線(xiàn)結構圖

工程師們已經(jīng)注意到釕和鈷等新的替代金屬線(xiàn)，并對其進(jìn)行了測試，這些材料可以緩解線(xiàn)寬較窄和面積較小時(shí)的電阻率升高問(wèn)題。工藝建模可用于比照分析不同溝槽深度和側壁角度下，釕、鈷和銅等其他金屬在不同關(guān)鍵尺寸的大馬士革工藝中的性能（圖2）。

通過(guò)建模，可以提取總導體橫截面區域的平均線(xiàn)電阻、線(xiàn)間電容和電阻電容乘積值；隨后，可比較銅、釕、鈷金屬方案的趨勢。

圖2 （上）用于提取電阻和電容的兩條金屬線(xiàn) 3D 結構圖；（下）不同金屬和阻擋層材料的三種情況圖

為系統性地探究使用不同金屬的設計和材料影響，我們通過(guò)對三個(gè)變量（關(guān)鍵尺寸、深度和側壁角度）使用蒙特卡羅均勻分布，進(jìn)行了包含 1000 次虛擬運行的實(shí)驗設計。

圖3 電阻電容實(shí)驗設計結果（點(diǎn)：實(shí)驗設計數據；線(xiàn)：趨勢曲線(xiàn)）從上至下：電容與面積、電阻與面積、電阻電容乘積與面積

圖3突出顯示了每種金屬的電阻與電阻電容乘積的交叉點(diǎn)，并表明在較小尺寸上，無(wú)需阻擋層的釕方案優(yōu)于其他兩種金屬材料。這一情況分別在線(xiàn)關(guān)鍵尺寸值約為 20nm 和面積值約為 400nm2 時(shí)出現。這也表明，無(wú)需阻擋層的釕線(xiàn)電阻在線(xiàn)關(guān)鍵尺寸小于約 20nm 時(shí)最低; 當線(xiàn)關(guān)鍵尺寸值小于 20nm 時(shí)，2nm 氮化鉭阻擋層的電阻率占據了銅和鈷線(xiàn)電阻的主要部分，造成電阻急劇增加。當線(xiàn)關(guān)鍵尺寸縮減時(shí)，也在側壁和晶界出現額外散射，并導致電阻升高。溝槽刻蝕深度和側壁角度與電阻之間呈線(xiàn)性關(guān)系；電阻與線(xiàn)橫截面面積成反比例關(guān)系。

我們也分析了線(xiàn)邊緣粗糙度對電阻的影響。

圖4 （上）當線(xiàn)邊緣粗糙度振幅為 1 且相關(guān)性為 1 時(shí)，關(guān)鍵尺寸為 20nm 的銅線(xiàn)模型圖；（下）釕和銅線(xiàn)（關(guān)鍵尺寸分別為 15nm、20nm、25nm）實(shí)驗設計結果的箱形圖

在圖 4（下）中，由于無(wú)需阻擋層的結構，線(xiàn)關(guān)鍵尺寸為 15nm 時(shí)，釕線(xiàn)電阻電容值對線(xiàn)邊緣粗糙度振幅的敏感性遠低于銅，而銅由于高阻力的氮化鉭阻擋層非常易受電阻電容乘積變化的影響。

結論

傳統的微縮工藝要求阻擋層/內襯厚度低至極小的 2-3nm，極大壓縮了現代先進(jìn)邏輯節點(diǎn)上銅線(xiàn)的空間。無(wú)需阻擋層的釕等新金屬在滿(mǎn)足電磁可靠性需求的同時(shí)，已躋身為有希望替代銅的材料。

該研究表明，釕的電阻電容延遲顯著(zhù)低于其他材料，因此可能是先進(jìn)節點(diǎn)上優(yōu)秀的金屬候選材料。通常，許多晶圓實(shí)驗都需要完成這類(lèi)金屬方案路徑探索。虛擬半導體工藝建模是研究金屬線(xiàn)設計選擇更為經(jīng)濟、快捷的方法。

參考資料：

1.Liang Gong Wen et al., "Ruthenium metallization for advanced interconnects," 2016 IEEE International Interconnect Technology Conference / Advanced Metallization Conference (IITC/AMC), San Jose, CA, USA, 2016, pp. 34-36, doi: 10.1109/IITC-AMC.2016.7507651. 

2.M. H. van der Veen et al., "Damascene Benchmark of Ru, Co and Cu in Scaled Dimensions," 2018 IEEE International Interconnect Technology Conference (IITC), Santa Clara, CA, USA, 2018, pp. 172-174, doi: 10.1109/IITC.2018.8430407