AMD推出為超低時(shí)延電子交易專(zhuān)屬打造的基于FPGA的加速卡

AMD近日宣布推出 AMD Alveo? UL3524 加速卡，這是一款面向超低時(shí)延電子交易應用設計的新款金融科技（ fintech ）加速卡。Alveo UL3524 已由領(lǐng)先的交易公司進(jìn)行了部署，并且支持多種解決方案合作伙伴產(chǎn)品，能夠為自營(yíng)交易商、做市商、對沖基金、經(jīng)紀商和交易所提供一流的 FPGA 平臺，以納秒（ ns ）速度進(jìn)行電子交易。

較之上一代 FPGA 技術(shù)，Alveo UL3524 帶來(lái)了 7 倍的時(shí)延提升^[1]，從而達到小于 3 納秒的 FPGA 收發(fā)器時(shí)延^[2]，加速交易執行。其由定制的 16nm Virtex? UltraScale?+ FPGA 提供支持，采用新穎的收發(fā)器架構，其具備硬化且經(jīng)過(guò)優(yōu)化的網(wǎng)絡(luò )連接核，以實(shí)現突破性能。通過(guò)在量產(chǎn)平臺上將硬件靈活性與超低時(shí)延網(wǎng)絡(luò )相結合，Alveo UL3524 能夠比傳統 FPGA 替代方案更快實(shí)現設計收斂與部署。

AMD Alveo UL3524加速卡

AMD產(chǎn)品營(yíng)銷(xiāo)總監Hamid Salehi表示：“在超低時(shí)延交易中，1 納秒即可決定交易的盈虧。Alveo UL3524 加速卡由 AMD 超低時(shí)延 FPGA 收發(fā)器提供支持，專(zhuān)為給我們身處金融市場(chǎng)的金融科技客戶(hù)帶來(lái)可觀(guān)的競爭優(yōu)勢而打造?！?/p>

硬件靈活性以及人工智能賦能的交易策略

Alveo UL3254 采用 64 個(gè)超低時(shí)延收發(fā)器、78 萬(wàn)個(gè) FPGA 架構查找表（ LUT ）以及 1,680 個(gè)數字信號處理（ DSP ）計算片，旨在加速硬件中的定制交易算法，令交易商能夠根據不斷演進(jìn)的策略和市場(chǎng)條件定制其設計。該產(chǎn)品為采用 Vivado? 設計套件的傳統 FPGA 流程所支持，配套提供一套參考設計和性能基準，使 FPGA 設計人員能夠快速探索關(guān)鍵指標并根據規范開(kāi)發(fā)定制交易策略，并得到 AMD 領(lǐng)域專(zhuān)家的全球支持。

為了簡(jiǎn)化人工智能（ AI ）在算法交易市場(chǎng)中日益普遍的采用，AMD 為開(kāi)發(fā)人員提供了開(kāi)源且受到社區支持的FINN 開(kāi)發(fā)框架。通過(guò)使用 PyTorch 和神經(jīng)網(wǎng)絡(luò )量化技術(shù)，FINN 項目令開(kāi)發(fā)人員能夠在縮小 AI 模型尺寸的同時(shí)保持準確性、編譯到硬件 IP 以及將網(wǎng)絡(luò )模型集成到算法的數據路徑中，帶來(lái)低時(shí)延性能。作為一項開(kāi)源計劃，該解決方案為開(kāi)發(fā)人員賦予了靈活性與可及性可，可隨項目演進(jìn)獲取最新技術(shù)進(jìn)展。

實(shí)現不斷壯大的超低時(shí)延金融科技解決方案生態(tài)系統

Alveo UL3524 及專(zhuān)屬打造的 FPGA 技術(shù)使戰略合作伙伴能夠為金融科技市場(chǎng)構建定制解決方案和基礎設施。目前可供使用的合作伙伴解決方案包括來(lái)自 Alpha Data、Exegy 和 Hypertec 的產(chǎn)品。

為 Alveo UL3524 加速卡提供支持的 AMD Virtex? UltraScale+ VU2P FPGA 使 Alpha Data 的超低時(shí)延設備成為可能。

Alpha Data總經(jīng)理David Miller表示：“AMD 的新款 Virtex UltraScale+ FPGA 為超低時(shí)延交易和網(wǎng)絡(luò )帶來(lái)了跨越式改進(jìn)。我們開(kāi)發(fā)的 ADA-R9100 機架式設備使客戶(hù)能夠輕松地充分發(fā)揮全新 AMD FPGA 器件的全部潛力?！?/p>

Exegy 作為端到端前臺交易解決方案提供商，正在利用其 nxFramework 為 Alveo UL3524 卡提供支持。nxFramework 是一種軟件與硬件開(kāi)發(fā)環(huán)境，專(zhuān)為在金融行業(yè)內創(chuàng )建和維護超低時(shí)延 FPGA 應用定制而成。  

Exegy FPGA解決方案總監Olivier Cousin表示：“通過(guò)結合 AMD 開(kāi)創(chuàng )性的超低時(shí)延 FPGA 技術(shù)與 Exegy 在資本市場(chǎng)的專(zhuān)長(cháng)，我們得以提供一款綜合全面的解決方案，應對構建未來(lái)交易基礎設施所需面臨的日益增多的優(yōu)化問(wèn)題?！?/p>

針對 Alveo UL3524，Hypertec 借助定制冷卻系統優(yōu)化了其 ORION HF X410R-G6 高頻服務(wù)器，使之部署在 1U 服務(wù)器尺寸規格中。  

Hypertec產(chǎn)品營(yíng)銷(xiāo)總監David Lim表示：“Hypertec 工程師專(zhuān)門(mén)設計了 HF X410R-G6，以充分施展 Alveo UL3524 平臺的功能和速度，使我們的解決方案能夠滿(mǎn)足低時(shí)延任務(wù)極其嚴苛的需求?！?/p>

AMD Alveo UL3524 加速卡目前已投入量產(chǎn)，并向全球金融服務(wù)客戶(hù)供貨。

[1] 截至 2023 年 8 月 16 日，AMD 性能實(shí)驗室使用 Vivado? Design Suite 2023.1，對運行在 Vivado Lab（硬件管理器） 2023.1 上的 Alveo UL3524 加速卡進(jìn)行了測試?；?GTF 時(shí)延基準設計，經(jīng)過(guò)配置，可在內部近端回送模式下啟用 GTF 收發(fā)器。GTF TX 和 RX 時(shí)鐘在大約 644MHz 的相同頻率下工作，相移為 180 度。GTF 時(shí)延基準設計通過(guò)鎖存單個(gè)空閑運行計數器的值來(lái)測量硬件中的時(shí)延。時(shí)延即為 TX 數據在 GTF 收發(fā)器處鎖存的時(shí)間與其在路由回 FPGA 架構之前在 GTF 接收器處鎖存的時(shí)間之間的差值。時(shí)延測量不包括協(xié)議開(kāi)銷(xiāo)、協(xié)議幀、可編程邏輯 (PL) 時(shí)延、TX PL 接口設置時(shí)間、RX PL 接口時(shí)鐘輸出、包飛行時(shí)間和其它時(shí)延來(lái)源?；鶞蕼y試運行了 1,000 次，每次測試 250 幀。引用的測量結果基于 GTF 收發(fā)器“RAW 模式”，其中收發(fā)器的物理介質(zhì)連接子層 (PMA) 將數據“按原樣”傳遞到 FPGA 架構。時(shí)延測量結果在此配置的所有測試運行中保持一致。系統制造商可能會(huì )修改配置，因此產(chǎn)生不同的結果。ALV-10

[2] 基于 Virtex UltraScale+ GTY 收發(fā)器與超低時(shí)延 GTF 收發(fā)器的仿真比較。