西門(mén)子推出Calibre DesignEnhancer，提供"設計即正確"的IC版圖優(yōu)化

西門(mén)子數字化工業(yè)軟件日前推出創(chuàng )新的 Calibre^?  DesignEnhancer 軟件，可以讓集成電路 (IC)、布局布線(xiàn) (P&R) 和全定制設計團隊在 IC 設計和驗證過(guò)程的早期，進(jìn)行自動(dòng)化“Calibre 設計即正確”的版圖修改優(yōu)化，進(jìn)而大幅地提高生產(chǎn)率、提升設計質(zhì)量并縮短上市時(shí)間。

Calibre DesignEnhancer 是西門(mén)子 Calibre^? nmPlatform 物理驗證平臺一系列“左移”工具的最新成果，能夠賦能定制和數字設計團隊快速、準確地優(yōu)化其設計，以減少或消除電壓降 (IR drop) 和電遷移 (EM) 問(wèn)題，從而增強物理驗證的準備效能。通過(guò)支持 IC 設計和實(shí)施階段的版圖自動(dòng)優(yōu)化，Calibre DesignEnhancer 工具可以幫助客戶(hù)更快地達成“DRC-Clean”以實(shí)現 Tapeout，同時(shí)提高設計的可制造性和電路可靠性。

STMicroelectronics 智能電源技術(shù)研發(fā)設計支持總監 Pier Luigi Rolandi 表示：“Calibre DesignEnhancer 解決方案幫助我們持續增強 IC 設計，在解決超規格電阻和 IR 降壓?jiǎn)?wèn)題等方面功效顯著(zhù)?！?/span>

在對 IC 設計執行物理驗證之前，工程師們往往依靠第三方 P&R 工具來(lái)整合設計以進(jìn)行可制造性 (DFM) 優(yōu)化，這通常需要重復執行多次耗時(shí)運算才能得到“DRC-Clean”的結果；而使用西門(mén)子 Calibre DesignEnhancer 工具，設計團隊可以在準備用于物理驗證的版圖過(guò)程中，顯著(zhù)縮短周轉時(shí)間并減少 EM/IR 問(wèn)題。

Calibre DesignEnhancer 工具目前提供三種使用模型：

·    過(guò)孔修改會(huì )自動(dòng)分析版圖，并可插入超過(guò) 100 萬(wàn)個(gè) Calibre-Clean 過(guò)孔，以減小過(guò)孔電阻對 EM/IR 和可靠性造成的影響?；?/span>對 IC 版圖和 signoff 設計規則的深入理解，過(guò)孔插入可以幫助客戶(hù)在不影響性能或面積指標的情況下實(shí)現功耗目標。

·    電源/接地增強會(huì )自動(dòng)分析版圖，并在開(kāi)放軌道中插入 Calibre nmDRC-Clean 過(guò)孔和連接線(xiàn)以形成并行互聯(lián)，從而降低電源/接地網(wǎng)絡(luò )的電阻，并減少電源網(wǎng)絡(luò )的 IR 和 EM 問(wèn)題。客戶(hù)曾使用 Calibre DesignEnhancer 減少了高達 90% 的 IR 壓降問(wèn)題。

·    填充單元插入會(huì )優(yōu)化去耦電容 (DCAP) 和填充單元的插入以滿(mǎn)足物理驗證的需要。這種方式取代了傳統的 P&R 填充單元插入過(guò)程，有助于提供更高質(zhì)量的結果并可使運行速度提升 10 倍。

西門(mén)子數字化工業(yè)軟件 Calibre 設計解決方案資深物理驗證產(chǎn)品管理總監 Michael White 表示：“今天的 IC 設計環(huán)境充滿(mǎn)挑戰，采用先進(jìn)工藝的工程團隊在工作中往往受到既定的面積和項目時(shí)間約束，因此很難優(yōu)化版圖以實(shí)現可制造性和高性能；而使用 Calibre DesignEnhancer 軟件，設計人員可以在設計周期的早期發(fā)揮 Calibre 的多邊形處理速度和精度優(yōu)勢，避免設計周期后期出現意外。”

Calibre DesignEnhancer 解決方案采用經(jīng)過(guò)市場(chǎng)驗證的技術(shù)、引擎和 Calibre 規則集，可以幫助客戶(hù)獲得“設計即正確”、Calibre DRC-Clean 的結果，同時(shí) signoff 驗證質(zhì)量。該解決方案能夠讀取 OASIS、GDS 和 LEF/DEF 作為輸入文件，并使用 OASIS、GDS 或增量  DEF 文件的任意組合來(lái)輸出版圖修改，這樣可以幫助設計團隊輕松地將 Calibre DesignEnhancer 的修改結果反向標注到設計數據庫中，以供常用工具執行功耗和時(shí)序分析，從而可在設計創(chuàng )建生命周期的早期進(jìn)行進(jìn)一步分析。

Calibre DesignEnhancer 工具利用行業(yè)接口標準，與所有的主流設計和實(shí)施環(huán)境集成，可提供易于使用的工作環(huán)境。Calibre DesignEnhancer 套件現在可供所有支持 130 nm 到 2 nm 設計的領(lǐng)先晶圓代工廠(chǎng)使用，具體取決于使用模型和技術(shù)。