Astera Labs推出云規?；ゲ僮鲗?shí)驗室,實(shí)現大規模無(wú)縫部署CXL解決方案

先進(jìn)的專(zhuān)用連接解決方案公司Astera Labs（Astera Labs）近日宣布，擴展其云規?；ゲ僮鲗?shí)驗室(Cloud-Scale Interop Lab)，支持Leo內存連接平臺(Leo Memory Connectivity Platform)與不斷成長(cháng)的生態(tài)系統之間實(shí)現強大的互操作性測試，該生態(tài)系統包括領(lǐng)先CXL為基礎的CPU、內存模塊和操作系統。

Astera Labs首席產(chǎn)品官Casey Morrison表示：“Compute Express Link?（CXL?）經(jīng)證明是數據中心系統里關(guān)鍵的內存互連技術(shù)，但是，多種應用場(chǎng)景和快速成長(cháng)的生態(tài)系統是大規模無(wú)縫部署CXL解決方案的重大挑戰?；贏(yíng)ries PCIe? Smart Retimers云規?；ゲ僮鲗?shí)驗室的成功以及從客戶(hù)平臺上運行的真實(shí)CXL硅芯片解決方案中學(xué)到的知識，我們很高興與行業(yè)主要廠(chǎng)商合作實(shí)現提供端到端CXL測試和工具，最大程度減少互操作風(fēng)險，縮短系統開(kāi)發(fā)時(shí)間和成本，加快上市時(shí)間?！?/p>

云端互操作性實(shí)驗室擁有全面的內存壓力測試、CXL協(xié)議檢查和電氣穩健性測量工具，對CPU、Leo智能內存控制器和各種內存模塊在實(shí)際應用場(chǎng)景下的性能和互操作性進(jìn)行驗證。測試涵蓋從物理層到應用層的四個(gè)關(guān)鍵領(lǐng)域，包括PCIe電氣、內存、CXL合規性以及重復數千次的系統級測試。

云規?；ゲ僮鲗?shí)驗室主要合作伙伴

Astera Labs正在與行業(yè)領(lǐng)導者合作進(jìn)行互操作性測試，為不斷成長(cháng)的CXL市場(chǎng)提供CPU和內存模塊。

CXL聯(lián)盟主席Jim Pappas表示：“CXL聯(lián)盟（CXL Consortium）舉辦活動(dòng)旨在測試成員公司的產(chǎn)品是否符合我們的規范。憑借其云規?；ゲ僮鲗?shí)驗室，Astera Labs將嚴格的互操作性測試從物理級別擴展到系統級別，包括各種主機、內存和操作系統。作為CXL聯(lián)盟的貢獻成員，Astera Labs的供應商中立方式將有助于加速將CXL內存解決方案推向市場(chǎng)?！?/p>

AMD服務(wù)器系統架構師高級研究員Mahesh Wagh表示：“標準合規性和即插即用功能是發(fā)展CXL生態(tài)系統的重要一步。第4代霄龍（AMD EPYC?）處理器與CXL1.1標準兼容，有助于創(chuàng )建可組合的架構，提供客戶(hù)所需的基礎架構靈活性、安全性和性能要求。我們贊賞Astera Labs對互操作性測試的承諾，并期待繼續合作，提供真正的異構計算?！?/p>

英特爾公司高級研究員Debendra Das Sharma博士表示：“英特爾致力于加速CXL生態(tài)系統，我們期待繼續與Astera Labs合作，參與其云規?；ゲ僮鲗?shí)驗室，讓我們的客戶(hù)能夠更輕松部署可靠且可互操作的CXL解決方案?！?/p>

美光高級副總裁兼計算和網(wǎng)絡(luò )業(yè)務(wù)部總經(jīng)理Raj Hazra表示：“美光正在為使用CXL的數據中心提供內存創(chuàng )新，我們正與Astera Labs合作，在其云規?；ゲ僮鲗?shí)驗室測試我們的DDR內存解決方案。我們將共同緩解內存帶寬瓶頸，提供可互操作的解決方案，為數據中心和云基礎設施客戶(hù)帶來(lái)更大的靈活性?！?/p>

SK海力士副總裁兼DRAM應用工程組負責人Hyungsoo Kim表示：“我們擁有廣泛的高性能和高密度DDR5 DRAM產(chǎn)品系列，可實(shí)現CXL附加內存擴展和池化（pooling）的全部潛力，為云服務(wù)器服務(wù)。通過(guò)總部和美國工程中心的貢獻，SK海力士很高興與Astera Labs合作，在其云規?；ゲ僮鲗?shí)驗室中驗證我們的內存，讓我們的客戶(hù)能夠確信我們的解決方案將與Astera Labs的CXL控制器和客戶(hù)選擇的CPU無(wú)縫互操作?！?/p>