先進(jìn)的數字處理器IC要求通過(guò)單獨的DC參數和高速數字自動(dòng)測試設備(ATE)測試，以達到質(zhì)保要求。這帶來(lái)了很大的成本和組織管理挑戰。本文將介紹ADGM1001 SPDT MEMS開(kāi)關(guān)如何助力一次性通過(guò)單插入測試，以幫助進(jìn)行DC參數測試和高速數字測試，從而降低測試成本，簡(jiǎn)化數字/RF片上系統(SoC)的測試流程。

圖1.操作員將負載板安裝到測試儀上，以測試數字SoC

ATE挑戰

半導體市場(chǎng)在不斷發(fā)展，為5G調制解調器IC、圖像處理IC和中央處理IC等先進(jìn)的處理器提供速度更快、密度更高的芯片間通信。在這種復雜性不斷提高、需要更高吞吐量的形勢下，保證質(zhì)量成為當前ATE設計人員面臨的終極挑戰。其中一個(gè)關(guān)鍵性問(wèn)題是：發(fā)射器(Tx)/接收器(Rx)通道數量不斷增加，需要進(jìn)行高速數字和DC參數測試。這些挑戰令半導體測試越來(lái)越復雜，如果不加以解決，會(huì )導致測試時(shí)間更長(cháng)、負載板更復雜和測試吞吐量下降。而在現代ATE環(huán)境中，也會(huì )致使運營(yíng)費用(OPEX)增加，產(chǎn)出降低。

要解決這些ATE挑戰，需要使用能在DC頻率和高頻率下運行的開(kāi)關(guān)。ADGM1001能傳輸真正的0Hz DC信號，以及高達64Gbps的高速信號。這讓人們得以構建高效的單個(gè)測試平臺（一次插入），可配置為測試DC參數標準和高速數字通信標準，例如PCIe Gen 4/5/6、PAM4和USB 4。

圖2.ADGM1001眼圖，32Gbps（RF1至RFC，包含參考波形，使用的偽隨機測試碼PRBS 2¹⁵-1）。

如何測試HSIO引腳？

在高產(chǎn)量生產(chǎn)環(huán)境中測試高速輸入輸出(HSIO)接口是一大挑戰。驗證HSIO接口的一種常見(jiàn)方法是采用高速環(huán)回測試結構。這會(huì )將高速測試路徑和DC測試路徑集成在同一個(gè)配置中。

要執行高速環(huán)回測試，通常從發(fā)射器高速發(fā)射一個(gè)偽隨機位序列(PRBS)，在負載板或測試板上環(huán)回之后由接收器接收，如圖3（左側）所示。在接收端，對序列進(jìn)行分析，以計算誤碼率(BER)。

圖3.兩種插入測試方法的示意圖

DC參數測試（例如連續性和泄漏測試）在I/O引腳上進(jìn)行，以確保器件功能正常。要執行這些測試，需要將引腳直接連接到DC儀器上，用該儀器施加電流并測量電壓，以測試故障。

要在DUT I/O上執行高速環(huán)回測試和DC參數測試，可以使用多種方法來(lái)測試數字SoC；例如，使用MEMS開(kāi)關(guān)或繼電器，或使用兩種不同類(lèi)型的負載板，一種用于執行高速測試，另一種用于執行DC測試，這需要兩次插入。

使用繼電器執行高速測試和DC參數測試變得很有挑戰性，因為大多數繼電器的工作頻率不超過(guò)8GHz，因此用戶(hù)必須在信號速度和測試范圍方面做出讓步。此外，繼電器體積大，會(huì )占用很大的PCB面積，這會(huì )影響解決方案的尺寸。繼電器的可靠性一直備受關(guān)注，它們通常只能支持1000萬(wàn)個(gè)開(kāi)關(guān)周期，這限制了系統的正常運行時(shí)間和負載板的壽命。

圖3顯示用于執行高速環(huán)回測試和DC參數測試的兩種插入測試方法。圖3中，左側顯示高速數字環(huán)回測試設置，其中DUT的發(fā)射器通過(guò)耦合電容接至接收器。圖3右側顯示DC參數測試設置，其中DUT引腳直接連接至ATE測試儀進(jìn)行參數測試。到目前為止，受組件限制，還無(wú)法在同一個(gè)負載板上同時(shí)提供高速環(huán)回功能和DC測試功能。

與兩次插入測試相關(guān)的挑戰

?      管理兩套硬件：用戶(hù)必須維護和管理進(jìn)行DC和環(huán)回測試所需的兩套負載板。這使成本大幅增加，尤其是在測試大量器件時(shí)。

?      延長(cháng)測試時(shí)間，增加測試成本：兩次插入測試意味著(zhù)每個(gè)DUT必須測試兩次，因此每次測試的索引時(shí)間將增加一倍，最終會(huì )增加測試成本，并顯著(zhù)影響測試吞吐量。

?      測試時(shí)間優(yōu)化：使用兩套硬件時(shí)，測試時(shí)間無(wú)法優(yōu)化。如果一個(gè)器件導致第二次插入失敗，成本會(huì )進(jìn)一步增加。第一次插入則會(huì )浪費測試儀時(shí)間。

?      更易出現操作錯誤：由于每個(gè)DUT都要測試兩次，出現操作錯誤的幾率也會(huì )翻倍。

?      解決方案設置× 2：兩種測試插入方法涉及兩組硬件，使得硬件設置時(shí)間翻倍。

?      組織管理成本：兩次插入測試，意味著(zhù)需要移動(dòng)更多組件。需要在兩個(gè)測試儀之間，甚至兩個(gè)測試室之間移動(dòng)組件，帶來(lái)了規劃和組織管理挑戰。

如何利用出色密度解決兩次插入問(wèn)題

ADI的34GHz MEMS開(kāi)關(guān)技術(shù)采用小巧的5mm × 4mm × 0.9mm LGA封裝，提供高速數字測試功能和DC測試功能，如圖4所示。要執行高速數字測試，來(lái)自發(fā)射器的高速信號經(jīng)由開(kāi)關(guān)，路由傳輸回到接收器，在解碼之后，進(jìn)行BER分析。要執行DC參數測試，該開(kāi)關(guān)將引腳連接到DC ATE測試儀進(jìn)行參數測試，例如連續性和泄漏測試，以確保器件功能正常。在執行DC參數測試期間，MEMS開(kāi)關(guān)還提供與ATE進(jìn)行高頻通信的選項，可以滿(mǎn)足某些應用的需求。

圖4.ADGM1001支持高速數字測試和DC測試（只突出顯示P通道）

圖5顯示高速數字測試解決方案，分別使用繼電器和使用ADGM1001 MEMS開(kāi)關(guān)進(jìn)行比較。使用MEMS開(kāi)關(guān)時(shí)，解決方案的尺寸比使用繼電器時(shí)縮減近50%，這是因為ADGM1001采用5 × 4 × 0.9mm LGA封裝，比典型的繼電器小20倍。PCIe Gen 4/5、PAM4、USB 4和SerDes等高頻標準驅動(dòng)多個(gè)發(fā)射器和接收器通道，這些通道需要緊密排布在PCB上，但不能增加布局復雜性，以消除通道與通道之間的差異。為了滿(mǎn)足這些不斷發(fā)展的高頻標準的要求，MEMS開(kāi)關(guān)在負載板設計中提供致密和增強功能，以便執行數字SoC測試。

圖5.分別使用繼電器和ADGM1001的環(huán)回解決方案比較

繼電器尺寸通常很大，只能提供有限的高頻性能。它們利用增強致密來(lái)支持更高的頻率標準，例如PCIe Gen 4/5、PAM4、USB 4和SerDes。大多數繼電器的工作頻率不超過(guò)8GHz，在高頻率下具有很高的插入損耗，會(huì )影響信號的完整性并限制測試覆蓋范圍。

ADGM1001簡(jiǎn)介

ADGM1001 SPDT MEMS開(kāi)關(guān)在DC至34GHz頻率范圍內提供出色的性能。該技術(shù)具有超低寄生效應和寬帶寬，開(kāi)關(guān)對高達64Gbps信號的影響很小，并且通道偏斜、抖動(dòng)和傳播延遲都比較低，可實(shí)現高保真數據傳輸。它在34GHz時(shí)提供1.5dB的低插入損耗和3?低R_ON。它提供69dBm的良好線(xiàn)性度，可以處理高達33dBm的RF功率。它采用5mm × 4mm × 0.95mm小型塑料SMD封裝，提供3.3V電源和簡(jiǎn)單的低壓控制接口。所有這些特性使ADGM1001非常適合ATE應用，支持通過(guò)單次測試插入實(shí)現高速數字測試和DC參數測試，如圖4所示。

圖6.ADGM1001 RF性能

圖7.封裝類(lèi)型：5mm × 4mm × 0.9mm 24引腳LGA封裝

ADGM1001易于使用，為引腳23提供3.3V V_DD即可運行。但是，V_DD可以使用3.0V至3.6V電壓。開(kāi)關(guān)可以通過(guò)邏輯控制接口（引腳1至引腳4）或通過(guò)SPI接口進(jìn)行控制。實(shí)現器件功能所需的所有無(wú)源組件都集成在封裝內，易于使用并且節省板空間。圖8所示為ADGM1001的功能框圖。

圖8.ADGM1001功能框圖

使用ADGM1001實(shí)現單次插入測試的優(yōu)勢

?      出色的高速和DC性能：實(shí)現從DC到34GHz的寬帶寬是當今行業(yè)面臨的挑戰。ADGM1001的插入損耗、線(xiàn)性度、RF功率處理和R_ON等關(guān)鍵參數在DC到34GHz范圍內都具有出色的性能。

?      降低運營(yíng)費用：

n 減少硬件數量：?jiǎn)未尾迦霚y試只需使用一套測試硬件；因此，用戶(hù)無(wú)需投資購買(mǎi)兩套硬件和測試設備，可以大幅降低運營(yíng)費用。

n 測試儀的運行時(shí)間：與繼電器相比，ADGM1001支持1億個(gè)循環(huán)周期，提供出色的可靠性，可延長(cháng)測試儀的運行時(shí)間，最終降低運營(yíng)費用。

?      提高測試吞吐量：ADGM1001允許使用單次插入測試，將索引時(shí)間減少一半，這會(huì )大幅縮短測試時(shí)間，提供更高的測試吞吐量和資產(chǎn)利用率。

?      密集解決方案，面向未來(lái)：ADGM1001提供更高的致密度和增強功能。MEMS開(kāi)關(guān)技術(shù)提供可靠的路線(xiàn)圖，適用于DC至高頻運行開(kāi)關(guān)，且與不斷發(fā)展的技術(shù)完全保持一致。

?      降低組織管理成本：使用單次插入方法時(shí)，需要移動(dòng)的組件數量更少，可以降低組織管理成本和規劃難度。

?      減少組件移動(dòng)：使用單次插入測試方法時(shí)，DUT只需一次插入進(jìn)行測試，減少了組件移動(dòng)，最終可降低發(fā)生操作錯誤的幾率。

結論

ADGM1001正在推動(dòng)DC至34GHz開(kāi)關(guān)技術(shù)的發(fā)展，使得組合使用高速數字和DC參數解決方案進(jìn)行SoC測試成為可能。它有助于縮短測試時(shí)間，改善電路板設計布局（實(shí)現更高的DUT數量和吞吐量），并延長(cháng)運行時(shí)間（提高可靠性）。

ADGM1001是ADI MEMS開(kāi)關(guān)系列的新產(chǎn)品，可滿(mǎn)足高速SoC測試需求。ADI的MEMS開(kāi)關(guān)技術(shù)擁有可靠的發(fā)展路線(xiàn)，支持DC至高頻的開(kāi)關(guān)功能，適合面向未來(lái)的技術(shù)需要。 

# # #

關(guān)于ADI公司

Analog Devices, Inc.(NASDAQ: ADI)在現代數字經(jīng)濟的中心發(fā)揮重要作用，憑借其種類(lèi)豐富的模擬與混合信號、電源管理、RF、數字與傳感技術(shù)，將現實(shí)世界的現象轉化成有行動(dòng)意義的洞察。ADI服務(wù)于全球12.5萬(wàn)家客戶(hù)，在工業(yè)、通信、汽車(chē)與消費市場(chǎng)提供超過(guò)7.5萬(wàn)種產(chǎn)品。ADI公司總部位于馬薩諸塞州威明頓市。

關(guān)于作者

Richard Houlihan投身電子行業(yè)25年，擔任過(guò)設計、產(chǎn)品線(xiàn)管理、營(yíng)銷(xiāo)到業(yè)務(wù)部主管職位。他現在負責ADI公司先進(jìn)的開(kāi)關(guān)和多路復用器產(chǎn)品線(xiàn)的營(yíng)銷(xiāo)和業(yè)務(wù)開(kāi)發(fā)。Richard利用自身在模擬前端結構方面的背景和廣闊的市場(chǎng)渠道經(jīng)驗，負責督導戰略創(chuàng )新和產(chǎn)品開(kāi)發(fā)。他擁有都柏林三一學(xué)院的電氣工程學(xué)士學(xué)位和波士頓東北大學(xué)的工商管理碩士學(xué)位。 

Naveen Dhull于2011年獲得愛(ài)爾蘭沃特福德理工學(xué)院的電子工程學(xué)士學(xué)位。他于2011年加入ADI公司，擔任IC布局工程師，隨后于2016年調入開(kāi)關(guān)和多路復用器應用團隊。自2016年以來(lái)，他一直擔任產(chǎn)品應用工程師，專(zhuān)注于使用CMOS和MEMS開(kāi)關(guān)技術(shù)的RF開(kāi)關(guān)。 

Padraig Fitzgerald 2002年畢業(yè)于愛(ài)爾蘭利默里克大學(xué)，獲得電子工程學(xué)士學(xué)位。同年，他加入ADI公司愛(ài)爾蘭利默里克分公司，擔任固態(tài)開(kāi)關(guān)評估工程師，2007年轉向開(kāi)關(guān)設計領(lǐng)域。Padraig完成了科克理工學(xué)院關(guān)于MEMS開(kāi)關(guān)可靠性的研究碩士課程。他還擁有倫敦大學(xué)的金融和經(jīng)濟學(xué)碩士學(xué)位。他目前是精密開(kāi)關(guān)部的首席設計工程師兼MEMS開(kāi)關(guān)產(chǎn)品和器件設計人員。