Cadence發(fā)布Verisium AI-Driven Verification Platform引領(lǐng)驗證效率革命

楷登電子（美國 Cadence 公司）近日宣布，推出 Cadence^? Verisium? Artificial Intelligence (AI)-Driven Verification Platform，整套應用通過(guò)大數據和 JedAI Platform 來(lái)優(yōu)化驗證負荷、提高覆蓋率并加速 bug 溯源。Verisium 平臺基于新的 Cadence Joint Enterprise Data AI (JedAI) Platform，并與 Cadence 驗證引擎原生集成。

隨著(zhù) SoC 復雜性不斷提高，驗證往往比其它工程任務(wù)更加消耗算力和人力，如何縮短驗證周期已成為產(chǎn)品按時(shí)上市的關(guān)鍵。Verisium 平臺的發(fā)布代表了電子設計自動(dòng)化（EDA）利用大數據和人工智能來(lái)優(yōu)化整個(gè) SoC 設計和驗證過(guò)程，由單運行（single-run）、單引擎（single-engine）向多運行（multi-run）、多引擎（multi-engines）的全新算法轉變。通過(guò)部署 Verisium 平臺，匯集所有波形、覆蓋率、報告和日志文件等驗證數據于 Cadence JedAI 平臺中，在此平臺上建立機器學(xué)習（ML）模型和發(fā)掘更多特定指標，進(jìn)而將其應用于全新系列工具上，從而極大地提高驗證工作效率。借助 Cadence JedAI 平臺，Cadence 能夠將其在數據和人工智能方面的計算軟件創(chuàng )新成果，統一應用在 Verisium AI-Driven 驗證，Cerebrus? Intelligent Chip Explorer AI-Driven 實(shí)現和 Optimality? Intelligent System Explorer AI-Driven 系統分析等產(chǎn)品中。

Verisium 平臺初版應用套件包括以下選項：

●   Verisium AutoTriage：構建機器學(xué)習模型，通過(guò)對同源的多個(gè)測試故障進(jìn)行預測和分類(lèi)，以實(shí)現回歸故障類(lèi)選等重復性工作的自動(dòng)化。

●   Verisium SemanticDiff：通過(guò)算法對 IP 或 SoC 的多版源碼變更進(jìn)行比較及分類(lèi)，并依據其對系統行為的干擾程度進(jìn)行排序，來(lái)幫助定位潛在 bug 熱點(diǎn)的解決方案。

●   Verisium WaveMiner：應用強大的人工智能引擎來(lái)分析多個(gè)運行案例的波形，揭示最有可能導致測試失敗的信號和時(shí)間點(diǎn)。

●   Verisium PinDown：與 Cadence JedAI Platform 及業(yè)界標準修訂管理系統進(jìn)行集成，建立源代碼變更、測試報告和日志文件的機器學(xué)習模型，預測哪些源代碼簽入（check-in）最有可能引起故障的發(fā)生。

●   Verisium Debug：提供從 IP 到 SoC，從單運行（single-run）到多運行（Multi-run）的整體調試解決方案。支持波形、電路圖、驅動(dòng)跟蹤和 SmartLog 技術(shù)上的快速、完整的互動(dòng)式和后處理式調試流程。Verisium Debug 與 Cadence JedAI Platform 及其它 Verisium 應用程序原生集成，支持同時(shí)自動(dòng)比較通過(guò)和失敗的測試用例，來(lái)實(shí)現 AI-Driven 的溯源分析。

●  Verisium Manager：將 Cadence 在 IP 和 SoC 級全流程驗證管理解決方案，包括驗證規劃、工作調度和多引擎覆蓋率，統統整合到 Cadence JedAI 平臺中，同時(shí)還擴展出新的旨在提高計算服務(wù)集群效率的 AI-Driven 測試集優(yōu)化技術(shù)。Verisium Manager 還可直接與其它 Verisium 應用程序集成，通過(guò)統一的網(wǎng)頁(yè)版管控臺即可交互式部署一個(gè)完整的 Verisium 平臺。

“人工智能和大數據正在改變我們所處的世界，”Cadence 高級副總裁兼系統與驗證事業(yè)部總經(jīng)理 Paul Cunningham 表示，“為了實(shí)現我們核心 EDA 業(yè)務(wù)這種轉變，我們必須開(kāi)發(fā)新的技術(shù)，優(yōu)化驗證過(guò)程的多運行和多引擎技術(shù)。通過(guò) Verisium 平臺，我們邁入了基于 Cadence JedAI Platform 的 AI-Driven 驗證新時(shí)代。我們的旅程才剛剛開(kāi)始，但用戶(hù)已經(jīng)看到，使用 Verisium 平臺可以顯著(zhù)提升驗證產(chǎn)能和效率?！?/p>

Verisium AI-Driven 驗證平臺是 Cadence 驗證全流程的一部分，此外還包括 Palladium? Z2 硬件仿真、Protium? X2 原型驗證、Xcelium? 軟件仿真、Jasper? 形式驗證平臺以及 Helium? Virtual and Hybrid Studio。Cadence 驗證全流程提供了最高的驗證吞吐量，在有限的時(shí)間內盡可能發(fā)現更多的 bug 和實(shí)現更多的溯源分析，讓項目各方面的投資都做到物盡其用。Verisium 平臺和驗證全流程支持 Cadence 智能系統設計（Intelligent System Design?）戰略，助力實(shí)現 SoC 卓越設計。

客戶(hù)評價(jià)：

“為了滿(mǎn)足我們的客戶(hù)日益增長(cháng)的性能需求，聯(lián)發(fā)科的創(chuàng )新型移動(dòng) SoC、智能家居、互聯(lián)和物聯(lián)網(wǎng)產(chǎn)品的規模性和復雜性持續增長(cháng)。因此，功能驗證已經(jīng)成為項目進(jìn)度中的一個(gè)關(guān)鍵瓶頸，我們與 Cadence 一樣，對改變驗證生產(chǎn)力的新一代 AI-Driven 的多運行技術(shù)充滿(mǎn)期待。與 Cadence 的緊密合作證實(shí)了 Verisium 平臺在自動(dòng)查找錯誤根源方面表現突出，我們正在 IP 和 SoC 驗證團隊中擴大這一工具的部署規模?！?/p>

--- ChinhTran，聯(lián)發(fā)科硅產(chǎn)品開(kāi)發(fā)部副總經(jīng)理

“隨著(zhù) SoC 的復雜性不斷增加，SoC 級驗證是確保按時(shí)流片的一個(gè)關(guān)鍵步驟。我們看到人工智能和大數據在大幅提高設計和驗證效率方面具有巨大的潛力。我們正在與 Cadence 密切合作，在移動(dòng) SoC 設計中部署 Verisium 平臺。事實(shí)證明，該平臺在對錯誤根源進(jìn)行自動(dòng)分類(lèi)和分析上表現非常出色?！?/p>

--- S. Brian Choi，三星電子副總裁

“為了應對 IP 和 SoC 設計復雜性的快速增長(cháng)，驗證一直是 STM32 微控制器面臨的主要挑戰。Cadence 的數據驅動(dòng)功能驗證平臺和利用人工智能技術(shù)的應用程序表現出色，是解決這一挑戰的不二之選。ST 和 Cadence 基于一致的愿景展開(kāi)緊密合作，在 ST 部署了多個(gè) Verisium 應用程序。結果證明，利用 Verisium AutoTriage、SemanticDiff 和 WaveMiner，功能驗證的效率得到了顯著(zhù)提升。使用 Verisium 應用程序和 Cadence JedAI Platform，我們希望快速達到 IP 和 SoC 設計錯誤分類(lèi)和定位的顯著(zhù)提升?！?/p>

--- Mirella Negro Marcigaglia，STMicroelectronics 公司 STM32 數字驗證經(jīng)理