Astera Labs面向CXL附加內存擴展和池化應用的Leo Memory Connectivity Platform進(jìn)入預量產(chǎn)階段

中國，北京 - 2022年9月1日-智能系統專(zhuān)用連接解決方案企業(yè)Astera Labs今日宣布已開(kāi)始向客戶(hù)和戰略合作伙伴提供Leo Memory Connectivity Platform預量產(chǎn)樣品，平臺可支持Compute Express Link? (CXL?) 1.1和2.0，實(shí)現云服務(wù)器的安全性、可靠性以及高性能內存擴展和池化。在對Leo智能內存控制器 (Smart Memory Controllers)與業(yè)界先進(jìn)的CPU/GPU平臺以及DRAM內存模塊在各種實(shí)際工作負載上成功進(jìn)行端到端互操作性測試之后，順利達成了這一里程碑。

Astera Labs首席執行官Jitendra Mohan表示：“我們支持CXL 1.1和2.0的Leo Memory Connectivity Platform專(zhuān)用于解決加速和智能基礎架構中的處理器內存帶寬瓶頸和容量限制。我們向合作伙伴及客戶(hù)成功交付了Leo智能內存控制器、基于Leo的硬件電路板解決方案以及全面的軟件工具，為在云端實(shí)現無(wú)縫、大規模部署內存池化和擴展鋪平道路，達成了在業(yè)界首屈一指的重要里程碑?！?/span>

CXL標準已被證實(shí)是在云端實(shí)現人工智能(AI)和機器學(xué)習(ML)愿景的關(guān)鍵推動(dòng)因素。Leo 智能內存控制器可實(shí)現CXL.memory (CXL.mem)協(xié)議，允許CPU訪(fǎng)問(wèn)和管理CXL附加內存，以支持通用計算、AI訓練和推理、機器學(xué)習、內存數據庫、內存分層、多用戶(hù)用例和其他特定于應用的工作負載。

Leo智能內存控制器支持計算密集型工作負載（如AI和ML）的云規模部署，可提供超大規模數據中心所需的全面功能。Leo可在可靠性、可用性以及可維護性(RAS)方面提供服務(wù)器級別的定制化功能，幫助數據中心運營(yíng)人員定制個(gè)性化解決方案，以防止諸如內存錯誤、材料性能退化、環(huán)境影響或制造缺陷等因素對應用性能、運行時(shí)間和用戶(hù)體驗造成影響。使用面向車(chē)隊管理的廣泛遠程診斷功能和軟件API，有助于在基于云的平臺上實(shí)現大規模管理、調試和部署。與其他內存擴展解決方案不同，Leo可支持端到端數據路徑安全，釋放最大容量和帶寬，為每個(gè)Leo控制器提供高達2TB的內存，以及每個(gè)內存通道高達5600MT/s的速度，這是充分利用CXL 1.1和2.0接口帶寬所需的最低速度。

AMD公司數據中心生態(tài)系統和解決方案部門(mén)副總裁Raghu Nambiar表示：“CXL作為開(kāi)放式標準接口，可支持組合式內存基礎架構，擴展和共享內存資源，為現代數據中心帶來(lái)更高的效率。我們十分榮幸能夠與Astera Labs開(kāi)展密切合作開(kāi)發(fā)Leo Memory Connectivity Platform，并且利用AMD處理器和加速器完成可互操作和可靠性的驗證?！?/span>

Leo 智能內存控制器具備靈活的內存架構，除JEDEC標準的DDR接口外，還可支持其他內存供應商專(zhuān)用接口，提供獨特靈活性，支持不同的內存類(lèi)型，可以降低總體擁有成本(TCO)。Leo 智能內存控制器還是業(yè)界首個(gè)解決內存池化和共享問(wèn)題的解決方案，可提升數據中心運營(yíng)商的內存利用率、增強可用性，從而進(jìn)一步降低TCO。

Intel數據平臺工程與架構集團副總裁兼總經(jīng)理Zane Ball表示：“CXL為下一代服務(wù)器架構中的大量?jì)却孢B接選項和創(chuàng )新提供了一個(gè)平臺，業(yè)界要實(shí)現以數據為中心的應用的巨大潛力，這一平臺就是關(guān)鍵。我們通過(guò)Leo Memory Connectivity Platform與CXL生態(tài)系統提供商Astera Labs繼續合作，將有助于客戶(hù)開(kāi)發(fā)可靠、可互操作的CXL內存擴展和池化解決方案?！?/span>

我們與業(yè)界先進(jìn)的處理器供應商、內存供應商、戰略云客戶(hù)、系統OEM和CXL 聯(lián)盟(CXLTM Consortium)緊密合作，共同開(kāi)發(fā)Leo 智能內存控制器，確保滿(mǎn)足合作伙伴的特定要求，并且能夠在整個(gè)生態(tài)系統中無(wú)縫實(shí)現互操作。

CXL 聯(lián)盟主席 Siamak Tavallaei 表示：“Astera Labs憑借在連接性方面的專(zhuān)業(yè)知識以及在廠(chǎng)商中立互操作性方面的努力，一直為CXL 聯(lián)盟做出寶貴貢獻。Astera Labs能夠提供這樣一個(gè)解決方案是激動(dòng)人心的，這有助于CXL內存擴展和池化產(chǎn)品市場(chǎng)實(shí)現快速發(fā)展?！?/span>

面向CXL附加內存的Astera Labs Leo Memory Connectivity Platform可以提供以下產(chǎn)品解決方案：

?         Leo E-Series 智能內存控制器支持內存擴展

?         Leo P-Series 智能內存控制器支持內存擴展、池化和共享

?         Aurora A-Series 智能內存硬件解決方案 - PCIe CEM Add-in插卡，可用于Leo 智能內存控制器即插即用部署

開(kāi)發(fā)與評估：

Astera Labs發(fā)布了各種產(chǎn)品文檔、應用筆記、固件、軟件、管理實(shí)用程序和開(kāi)發(fā)工具包，方便合作伙伴和客戶(hù)實(shí)現Leo智能內存控制器和Aurora A-Series智能內存硬件解決方案的無(wú)縫評估、開(kāi)發(fā)和部署。

關(guān)于Astera Labs

Astera Labs Inc.,是一家總部位于加州硅谷中心的無(wú)晶圓廠(chǎng)半導體公司，專(zhuān)注于為數據中心中以數據為中心的系統提供專(zhuān)用連接解決方案。公司的產(chǎn)品組合包括系統感知半導體集成電路、電路板卡和服務(wù)，以實(shí)現CXL、PCIe和以太網(wǎng)的可靠連接。