Cadence 推出革命性新產(chǎn)品Cerebrus

楷登電子（美國 Cadence 公司）近日宣布推出 Cadence^? CerebrusTM Intelligent Chip Explorer——首款創(chuàng )新的基于機器學(xué)習 (ML)的設計工具，可以擴展數字芯片設計流程并使之自動(dòng)化，讓客戶(hù)能夠高效達成要求嚴苛的芯片設計目標。Cerebrus 和 Cadence RTL-to-signoff 流程強強聯(lián)合，為高階工藝芯片設計師、CAD 團隊和 IP 開(kāi)發(fā)者提供支持，與人工方法相比，將工程生產(chǎn)力提高多達 10 倍，同時(shí)最多可將功耗、性能和面積 (PPA) 結果改善 20%。

內容提要

●   Cerebrus 采用獨特的機器學(xué)習ML技術(shù)，推動(dòng) Cadence RTL-to-signoff 實(shí)現流程，提供高達 10 倍的生產(chǎn)力，將設計實(shí)現 的 PPA 結果提高 20%

●   采用可重復使用、可移植的增強學(xué)習模型，每次使用均可提高效率

●   與傳統的人工設計過(guò)程相比，可實(shí)現更高效的本地和云計算資源管理

●   在多個(gè)工藝節點(diǎn)和多個(gè)終端應用中均可顯著(zhù)提高 PPA 和生產(chǎn)力，包括消費電子、超大規模計算、5G 通信、汽車(chē)電子和移動(dòng)設備等

隨著(zhù) Cerebrus 加入到Cadence廣泛的數字產(chǎn)品系列中，Cadence現在可以提供業(yè)界最先進(jìn)的基于機器學(xué)習的數字全流程，從綜合到實(shí)現和簽核。這款新工具與多個(gè)領(lǐng)先云服務(wù)商合作啟用了云計算服務(wù)，可利用高度可擴展的計算資源，快速滿(mǎn)足包括消費電子、超大規模計算、5G 通信、汽車(chē)和移動(dòng)等廣泛市場(chǎng)的設計要求。

Cerebrus 為客戶(hù)帶來(lái)以下優(yōu)勢：

●   增強的機器學(xué)習：快速找到工程師可能不會(huì )嘗試或探索的流程解決方案，提高 PPA 和生產(chǎn)力。

●   機器學(xué)習模型復用：允許將設計學(xué)習經(jīng)驗自動(dòng)應用于未來(lái)的設計，縮短獲得更好結果的時(shí)間。

●   提高生產(chǎn)力：讓一位工程師同時(shí)為多個(gè)區塊自動(dòng)優(yōu)化完整的      RTL-to-GDS 流程，提高整個(gè)設計團隊的工作效率。

●   大規模分布式計算：提供可擴展的本地或基于云的設計探索，實(shí)現更快的流程優(yōu)化。

●   易于使用的界面：強大的用戶(hù)管理工具，支持交互式結果分析和運行管理，以獲得對設計指標的深入了解。

“在此之前，沒(méi)有一種自動(dòng)化的方式可以幫助設計團隊來(lái)重復利用過(guò)去積累的設計知識，每個(gè)新項目都要花費過(guò)多的時(shí)間進(jìn)行再次經(jīng)驗學(xué)習，這也會(huì )影響項目的盈利空間?！盋adence 公司資深副總裁兼數字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士說(shuō)，“Cerebrus 的面世標志著(zhù) EDA 行業(yè)迎來(lái)了一場(chǎng)顛覆性的革新，以機器學(xué)習為核心的數字芯片設計工具將讓工程團隊有更多機會(huì )在項目中發(fā)揮更大的影響力，因為他們可以告別重復性的手動(dòng)流程。隨著(zhù)行業(yè)繼續向先進(jìn)工藝節點(diǎn)發(fā)展，設計規模和復雜性不斷增加，Cerebrus 可以幫助設計人員更有效地實(shí)現 PPA 目標?！?/p>

Cerebrus 是更廣泛的 Cadence 數字全流程的一部分，可與 Genus? Synthesis Solution綜合解決方案、Innovus? Implementation System設計實(shí)現系統、Tempus? Timing Signoff Solution時(shí)序簽核解決方案、Joules? RTL Power Solution、Voltus? IC Power Integrity SolutionIC電源完整性解決方案和 Pegasus? Verification System 各個(gè)工具平臺無(wú)縫集成合作，為客戶(hù)提供快速的設計收斂和更好的可預見(jiàn)性。這款全新工具和更廣泛的設計流程支持 Cadence 的智能系統設計（Intelligent System Design?）戰略，該戰略旨在驅動(dòng)普適智能，實(shí)現卓越設計。

客戶(hù)反饋

“為了最大化有效地使用最新的工藝節點(diǎn)創(chuàng )造新的設計，我們工程團隊需要持續開(kāi)發(fā)的先進(jìn)數字設計實(shí)現流程。對于實(shí)現更高效的產(chǎn)品開(kāi)發(fā)，設計實(shí)現流程能夠自動(dòng)優(yōu)化已變得至關(guān)重要。Cerebrus 憑借其創(chuàng )新的機器學(xué)習能力，搭載 Cadence RTL-to-signoff 工具流程，能夠提供自動(dòng)化流程優(yōu)化和布局規劃優(yōu)化，將設計性能提高 10% 以上。鑒于項目的成功經(jīng)驗，我們將在最新設計項目開(kāi)發(fā)中采用該工具流程?！?/p>

- Satoshi Shibatani，Renesas 共享研發(fā) EDA 部門(mén)數字設計技術(shù)部總監

“隨著(zhù) Samsung Foundry不斷部署最先進(jìn)的制程節點(diǎn)，非常有必要確保我們的設計技術(shù)協(xié)同優(yōu)化 (DTCO) 計劃高效進(jìn)行，我們一直在尋找創(chuàng )新的方法，以便在芯片實(shí)現中超越 PPA 目標.作為我們與 Cadence 公司長(cháng)期合作的一部分，Samsung Foundry 已經(jīng)在多個(gè)應用中使用了 Cerebrus 和 Cadence 的數字設計實(shí)現流程。其中，在一些非常關(guān)鍵的模塊上，僅用幾天時(shí)間就降低了超過(guò)8%的功耗，而過(guò)去通過(guò)人工操作需要幾個(gè)月才能實(shí)現。此外，我們正在使用 Cerebrus 進(jìn)行自動(dòng)布局規劃電源分配網(wǎng)絡(luò )選型，這使得最終設計時(shí)序提高了 50% 以上。由于 Cerebrus 和數字實(shí)現流程提供了更好的 PPA 結果和顯著(zhù)的生產(chǎn)力提升，該解決方案已成為我們 DTCO 計劃的寶貴補充?！?/p>

- Sangyun Kim，Samsung Foundry 設計技術(shù)副總裁