如何通過(guò)具有內部數字濾波器的高速ADC簡(jiǎn)化AFE濾波

簡(jiǎn)介

傳統的工業(yè)數據采集設計通常需要對模數轉換器 (ADC)之前的模擬前端 (AFE) 進(jìn)行復雜的濾波處理。模擬濾波器的主要目的是衰減不需要的帶外信號，進(jìn)而防止這類(lèi)信號在所需的目標信號上發(fā)生混疊，因此，模擬濾波器又稱(chēng)為抗混疊濾波器 (AAF)?；殳B頻段中不需要的信號和噪聲可能源自驅動(dòng)放大器、電源切換引入的雜散，甚至是意外的干擾因素（干擾器）。

混疊頻率大小直接取決于 ADC 采樣速率，數據轉換器在給定瞬時(shí)帶寬下的工作速度越快，混疊頻段距離所需的信號就越遠，越容易進(jìn)行濾波處理。根據這一現象，在精度非常高的系統中，設計人員通常使用具有高過(guò)采樣率和抽取濾波器的 Σ-Δ ADC。在手機基站中，將 3GPP的射頻直采頻段從 1GHz 增至 6GHz，提高了每秒千兆取樣率 (GSPS) 數據轉換器的使用率。由于 3GPP 頻段的瞬時(shí)帶寬只是此采樣率的一小部分，因此，使用過(guò)采樣GSPS 轉換器的全新架構也放松了對模擬射頻濾波器的要求。

使用逐次逼近寄存器 (SAR) ADC 的各種工業(yè)應用（例如，電能質(zhì)量分析、聲納或采樣率在 1MSPS 到超過(guò)10MSPS 之間的工業(yè)雷達）也可以使用精密 Δ-Σ 和GSPS ADC。高速 SAR ADC 的全新 ADC35xx 和ADC36xx 系列具有一個(gè)集成式數字濾波器，因此工業(yè)應用可利用這一過(guò)采樣和抽取設計技術(shù)來(lái)降低對外部模擬濾波器的要求。

對于圖 1 所示的示例，假設直流輸入信號為200kHz，ADC 采樣率為 1MSPS。實(shí)現約 300kHz 的通帶和 40dB 左右的混疊抑制大概需要一個(gè)五階濾波器。如將 ADC 采樣率從 1MSPS 增至 16MSPS，混疊頻段就會(huì )從 800kHz 推遠至 15.8MHz，所以將抗混疊濾波器替換為二階濾波器。此外，混疊頻段還會(huì )偏離此頻區（600kHz 至 2MHz），此頻區中通常包含由電源的開(kāi)關(guān)穩壓器產(chǎn)生的雜散。

內部數字濾波器

下面主要介紹了內部數字濾波器的三種作用。

1.衰減混疊頻段信號

在頻域中常用的數字抽取濾波器是數字低通濾波器。該濾波器包括三個(gè)不同的頻域：通帶、多過(guò)渡帶和混疊帶，如圖 2 所示。在本圖中，混疊帶中的任何信號都會(huì )在通帶上發(fā)生混疊，但會(huì )衰減 85dB 左右或以上。所有三個(gè)混疊帶都圍繞 FS/8、FS/4 和 3 FS/8進(jìn)行鏡像。

2.降低輸出數據速率

下游處理器可能很難處理較高的過(guò)采樣率。而且，在過(guò)采樣配置中，大部分頻譜都只包含不需要的分量，傳輸這些分量會(huì )造成不必要的能量消耗。數字濾波器會(huì )丟棄樣本并降低輸出數據速率。

目標頻段不在低頻率范圍內時(shí)，數字混頻器會(huì )對信號進(jìn)行降頻轉換，然后再進(jìn)行低通濾波，從而更大程度地降低輸出速率。

3.提高 SNR

數據轉換器的信噪比 (SNR) 是通過(guò)對 ADC 整個(gè)奈奎斯特區域的底噪進(jìn)行積分運算來(lái)計算的。理論上，每個(gè)數字抽取因子 2 都會(huì )使 ADC SNR 增加 3dB。實(shí)際上，在帶內噪聲成為主要噪聲前，ADC SNR 的增加幅度很接近3dB。

在之前的示例中，ADC 采樣率從 1MSPS 增至16MSPS。增加抽取因子為 16 的數字濾波器會(huì )將輸出速率降至 1MSPS，而將 ADC SNR 提高多達 12dB (4 ×3dB)。

噪聲頻譜密度 (NSD) 是數據轉換器噪聲性能的另一個(gè)量度。它將 SNR 和帶寬考慮在內，通常用于比較不同的數據轉換器。例如，SNR 為 82dB 的 16MSPS ADC的 NSD 為 –151dBFS/Hz [82dB + 10 × LOG(8MHz)]。在抽取因子達到 16 后，SNR 會(huì )增加 12dB（從82dB 增至 94dB），而 NSD 會(huì )保持在 –151dBFS/Hz[94dB + 10 × LOG (0.5MHz)]。

了解抽取濾波器

以下多項權衡因素決定了數字濾波器的架構和濾波器抽頭的數量：可編程系數和固定系數、最大帶通紋波、最小阻帶衰減、延遲和功耗。例如，濾波器滾降越快，阻帶衰減越多，就會(huì )需要更多的濾波器抽頭，從而導致較高的功耗和較長(cháng)的延遲。濾波器系數決定濾波器提供低通、高通，還是帶通頻率響應。

將數字濾波器與高速數據轉換器集成時(shí)，ADC 設計人員通常使用有限沖激響應 (FIR) 半帶低通濾波器，因為這種濾波器的設計本質(zhì)上非常節能。半帶意味著(zhù)抽取因子為 2，其他每個(gè)系數均為 0，并且這些系數無(wú)需任何計算。非零系數關(guān)于脈沖響應中心對稱(chēng)。

圖 3 顯示了常規 FIR 的實(shí)現方案。在具有 7 個(gè)抽頭/系數 (N = 7) 的半帶實(shí)現中，除了 h4 之外的所有偶數抽頭（h2、h6）都為 0，從而將 7 個(gè)乘法減少至 5 個(gè)。如果抽取因子較高，會(huì )連接半帶濾波器。

理論上，低通、高通或帶通濾波器可以與 ADC 相集成，但是，低通濾波器是更實(shí)用的選擇，尤其是在添加復頻混頻器以構建數字調諧器時(shí)更是如此。

請注意，數字濾波器位于模數轉換之后。因此，數字濾波器無(wú)法防止接收器的干擾導致 ADC 達到飽和狀態(tài)。但是，仍有必要使用外部濾波和可調節的增益來(lái)防止ADC 過(guò)載。

復頻抽取 - 數字調諧器

添加復頻混頻器 [對 I/Q 輸出使用 cos(ωt) 和 sin(ωt)]可將兩個(gè)數字低通濾波器轉換為可調節的數字帶通濾波器，如圖 4 所示。該混頻器將數控振蕩器 (NCO) 用作本振 (LO)?！癐”路徑和“Q”路徑都相當于此頻域中的低通濾波器。正弦、余弦之間的相位差消除了正/負頻率。數字混頻器會(huì )將正或負奈奎斯特區域中的任何頻率轉換為0Hz，從而實(shí)現功能強大的可調帶通濾波器，同時(shí)還替代了傳統的模擬混頻器。

圖 5 說(shuō)明了數字調節過(guò)程。ADC 的奈奎斯特區域顯示0Hz 和 +FS/2 之間的輸入信號 (FIN)。該輸入信號 (–FIN) 的負頻率介于 0Hz 和 –FS/2 之間。輸入信號及其負頻率都與 NCO 頻率（在此示例中為 +FNCO）混合。在–FIN 旋轉至正奈奎斯特區域時(shí)，+FIN 旋轉至負奈奎斯特區域。此示例顯示了在 0Hz 下、抽取因子為 8 時(shí)帶通濾波器的響應，會(huì )傳遞與 NCO 頻率 (FOUT = –FIN + FNCO)混頻的 –FIN 頻率。

實(shí)際示例

在時(shí)域應用中，數字低通濾波器可以去除輸入信號上的高頻噪聲。對脈沖形狀的波形進(jìn)行采樣時(shí)，低通濾波器將移除較高階的諧波，從而降低脈沖的邊沿速率。

綜上所述，在雷達等頻域應用中，集成式抽取濾波器可提供強大的功能。圖 6 進(jìn)一步說(shuō)明了分別在 FS = 65MSPS 下、使用復頻抽取因子 8 和NCO 頻率 5.5MHz 對輸入信號 FIN 進(jìn)行采樣的結果。

結束語(yǔ)

為了減小印刷電路板的尺寸并降低物料清單成本，設計人員希望使用數字邏輯/知識產(chǎn)權 (IP)替換模擬電路。具有集成式數字濾波功能的高速SAR 數據轉換器（如 ADC35xx 和 ADC36xx 系列）非常適合各種各樣的工業(yè)應用。與 Δ-Σ 轉換器相似，得益于較高的過(guò)采樣率和集成式數字濾波功能，這些 ADC 也放寬了對模擬濾波器的限制。復頻混頻器還可以去除模擬混頻級，從而進(jìn)一步簡(jiǎn)化了模擬前端信號鏈。