小芯片Chiplet夯什么？挑戰摩爾定律天花板

大人物(大數據、人工智能、物聯(lián)網(wǎng))時(shí)代來(lái)臨，高效能、低功耗、多功能高階制程芯片扮演重要角色，隨著(zhù)功能增加，芯片面積也越來(lái)越大，想降低芯片成本，先進(jìn)封裝技術(shù)不可或缺。棘手的是，先進(jìn)封裝技術(shù)導入過(guò)程中，很可能因為良率不穩定導致成本墊高。另一方面，新功能芯片模塊在面積變大之余也要克服摩爾定律(Moore’s Law)物理極限，在晶體管密度與效能間找到新的平衡。前述兩個(gè)問(wèn)題，小芯片(Chiplet)有解！
實(shí)驗研究院臺灣半導體研究中心(簡(jiǎn)稱(chēng)國研院半導體中心)副主任謝嘉民指出，過(guò)去的芯片效能提升多仰賴(lài)半導體制程改進(jìn)，隨著(zhù)組件尺寸越接近摩爾定律物理極限，芯片微縮的難度就越高，要讓芯片設計保持小體積、高效能，除了持續發(fā)展先進(jìn)制程，也要著(zhù)手改進(jìn)芯片架構(封裝)，讓芯片堆棧從單層轉向多層，小芯片如樂(lè )高積木「迭迭樂(lè )」的特性吸引各方關(guān)愛(ài)的眼神。
工研院信息與通訊研究所(簡(jiǎn)稱(chēng)資通所)組長(cháng)許鈞瓏進(jìn)一步指出，傳統系統單芯片是將每一組件放在單一裸晶(IP)上，功能越多，硅芯片尺寸就越大，小芯片的做法則是將大尺寸多核心設計分散成不同的微小裸芯片，如處理器、模擬組件、儲存器等，再用樂(lè )高積木的概念堆棧，以封裝技術(shù)做成一顆芯片。
由于芯片數目不可能一直成長(cháng)，小芯片將SoC切割成多塊小芯片的概念可以把共通功能裸晶做在一起，比方基礎芯片用低階制程做，上面迭高階制程小芯片，也就是異質(zhì)整合，如此，廠(chǎng)商可以靈活運用，生產(chǎn)良率得以提升，更可以降低芯片成本。

小芯片的價(jià)值：突破摩爾定律+降低成本
「小芯片」并非新概念，而是半導體先進(jìn)封裝技術(shù)之一，最早喊出Chiplet(小芯片)名詞的是Intel和AMD，AMD Ryzen時(shí)代使用的Infinity Fabric技術(shù)堪稱(chēng)小芯片濫觴。
小芯片設計源于1970年代誕生的多芯片模塊封裝方式，當摩爾定律趨向3奈米、1奈米物理極限，小芯片技術(shù)可能為上游IC設計、EDA Tools、制造、先進(jìn)封測等產(chǎn)業(yè)鏈帶來(lái)顛覆性的改變。有別于原來(lái)設計在同一個(gè)SoC中的芯片，小芯片把儲存、計算和訊號處理等功能模塊化成裸芯片（Die），分拆成許多不同的小芯片再加以封裝，達到整合效果。
傳統芯片制造方法是在同一塊wafer上用同一種制程打造一塊芯片，為整合新功能芯片模塊(SoC)而增大芯片面積，勢必提高成本、降低良率，「過(guò)去封裝能力不好，要把組件做小才能在每單位塞進(jìn)更多芯片，想要提升每單位計算能力，封裝是必要手段，小芯片封裝3D立體化技術(shù)可以往上迭很多層?！怪x嘉民說(shuō)。

國研院半導體中心副主任莊英宗則指出，為降低功耗、提升速度、增加集成密度，半導體組件持續微縮，但微縮成本太高，也無(wú)法解決所有問(wèn)題，解套方法就是讓高效能芯片使用最先進(jìn)制程制造，其它則使用符合經(jīng)濟效益的非最先進(jìn)制程制造，如I/O芯片、內存芯片等，「Chiplet將電路分割成獨立小芯片，各自強化功能、制程技術(shù)及尺寸，最后整合在一起，除了克服微縮挑戰，還有助降低成熟芯片開(kāi)發(fā)和驗證成本?！惯@個(gè)技術(shù)趨勢也會(huì )讓原本使用不同工具鏈與設備的前后段半導體制程變得越來(lái)越相似。
市場(chǎng)研究公司Omdia指出，小芯片在2024年全球市場(chǎng)規模將達58億美元，與2018年的6.45億美元相較，成長(cháng)約九倍之多，預估2035年市場(chǎng)規模將達570億美元，特別是圖形、AI、低功耗物聯(lián)網(wǎng)（IoT）、安全引擎領(lǐng)域扮演重要角色。目前主要運用小芯片整合封裝技術(shù)的大廠(chǎng)包含臺積電的CoWoS/SoIC(System-on-Integrated-Chips)、Intel的2D封裝技術(shù)EMIB（Embedded Multi-die Interconnected Bridge）及Fovores 3D封裝技術(shù)、AMD的MCM(Multi-Chip-Module)芯片整合封裝技術(shù)等。


市場(chǎng)研究公司Omdia指出，小芯片(Chiplet)在2024年全球市場(chǎng)規模將達58億美元。(source：Omdia)

小芯片的應用與發(fā)展
小芯片適合運用在A(yíng)I云端、邊緣運算、軍事和航空等「高階少量」領(lǐng)域。航空運用方面，美國太空總署（NASA）與波音公司共同開(kāi)發(fā)特殊規格太空用高效能處理器(High Performance Spaceflight Computing Processor (HPSC Chiplet)即為一例；軍事運用方面，美國DARPA（國防高級研究計劃局）電子復興計劃（ERI）中的CHIPS項目已于2017年8月啟動(dòng)，目標即為創(chuàng )造使用 Chiplets設計系統的芯片，未來(lái)可運用于戰機、導彈的高效能運算。
已有許多半導體業(yè)者推出小芯片高效能產(chǎn)品，創(chuàng )造更高的組件密度和容量，比方Intel Stratix 10 GX 10M FPGA采用小芯片設計，以Intel Stratix 10 FPGA 架構及嵌入式多芯片互連橋接（EMIB）技術(shù)為基礎，透過(guò)EMIB融合高密度Intel Stratix 10 GX FPGA 核心邏輯芯片及I/O單元。
臺積電與Arm在2019年共同發(fā)表支持高效能運算應用的7奈米小芯片系統就是采用臺積電2.5D/3D IC一條龍制程CoWoS封裝解決方案。同樣看好小芯片系統級封裝及異質(zhì)整合能力，AMD 2019年也與臺積電合作7奈米先進(jìn)制程量產(chǎn)EPYC服務(wù)器處理器，以7奈米FinFET制程及4GHz Arm核心支持打造高效能運算系統單芯片（System-on-Chip, SoC）。

AMD第二代EPYC系列處理器有別于第一代Chiplet方式，將Memory與I/O結合成14奈米CPU，第二代將Memory與I/O獨立成一個(gè)芯片，同時(shí)將7奈米 CPU切成8個(gè)Chiplets加以組合。
臺積電在運算應用方面的發(fā)展較以往數十年更多元化，包含云端運算、大數據分析、人工智能神經(jīng)網(wǎng)絡(luò )訓練及推理、高階智能型手機、自駕車(chē)的行動(dòng)運算等領(lǐng)域。2019年臺積電展示自行設計的小芯片This采用7奈米制程技術(shù)，CoWos封裝技術(shù)，面積僅27.28平方毫米（4.4mmx6.2mm）。臺積電近年整合SoIC(系統整合芯片)、InFO(整合型扇出封裝技術(shù))、CoWoS(基板上芯片封裝)等3D IC技術(shù)平臺TSMC 3DFabric，提供多用途Chiplets解決方案。
除了中國著(zhù)重化合物半導體，全球指標性半導體大廠(chǎng)包含內存大廠(chǎng)Samsung、邏輯運算大廠(chǎng)臺積電，以及CPU大廠(chǎng)Intel。國研院半導體中心副主任莊英宗與謝嘉民咸認，三大業(yè)者在小芯片發(fā)展上各有擅長(cháng)，呈鼎足之勢，5-10年內沒(méi)有打破現狀的可能，不過(guò)，臺積電可能會(huì )花更多心力在小芯片研發(fā)與制程，「臺積電有太多高低階芯片可以搭配，所以更需要小芯片技術(shù)?！怪x嘉民說(shuō)。

莊英宗認為，封裝技術(shù)的決勝點(diǎn)在multi chip與cost down，良率要夠才能cost down，幾大廠(chǎng)都在精進(jìn)中，但臺積電「武功練最好」，勝出原因是「很聚焦」，比Intel、Samsung更多元，「臺積電取市場(chǎng)極大化作法，3DFabric的后端制程CoWoS和InFO系列的封裝技術(shù)都掌握得非常好，所以主流市場(chǎng)仍由臺積電掌握?！?br/>

運用小芯片技術(shù)的太空用高效能處理器(HPSC Chiplet)。(Source：國研院半導體中心)

小芯片發(fā)展需要克服的挑戰
小芯片雖然具有異質(zhì)整合優(yōu)勢，但目前幾家國際大廠(chǎng)提出的小芯片解決方案主要針對超越摩爾定律(More than Moore)，投注的資源也最多、產(chǎn)能最大、效益最高，然而，單一系統芯片模塊要最大化必須透過(guò)密集、高速、高帶寬連結，才能確保最佳效能水平、傳輸速度及功耗效益，因此，未來(lái)小芯片仍有諸多挑戰需克服。
【挑戰1】技術(shù)問(wèn)題
小芯片組裝或封裝仍缺乏統一標準，各大廠(chǎng)都有自家方案，雖然名稱(chēng)不同，離不開(kāi)TSV和高密度技術(shù)。謝嘉民說(shuō)，不論是芯片堆棧還是大面積拼接，都有制程上的挑戰，「小芯片要拋薄，要用不同材料，立體化高密度下，封裝技術(shù)的挑戰超乎想象，比方散熱、應力、訊號傳遞互不干擾等問(wèn)題都要一一克服?！?br/>【挑戰2】質(zhì)量問(wèn)題
SoC是一片芯片中制造不同功能區，小芯片則是由獨立芯片功能透過(guò)封裝堆棧完成終極功能。與SoC不同，小芯片只要其中一個(gè)芯片出問(wèn)題，整個(gè)系統都會(huì )受影響，付出的代價(jià)很高，因此，小芯片必須被獨立測試、獨立運作以確保質(zhì)量無(wú)虞。
【挑戰3】散熱問(wèn)題
幾個(gè)甚至數十個(gè)芯片封裝在同一個(gè)空間中，互聯(lián)機極短，散熱處理更為棘手。
【挑戰4】芯片互聯(lián)標準
小芯片目前還沒(méi)有共通的互聯(lián)標準，而是開(kāi)發(fā)商與客戶(hù)自定義標準。小芯片需要彼此互聯(lián)的通訊互聯(lián)標準才不至于互連后Dead Lock(閉回路)。單一小芯片的通信系統也許可以很好地工作，但是當小芯片全部連接在一起形成芯片網(wǎng)絡(luò )時(shí)，就可能出現死鎖與流量堵塞等問(wèn)題。
【挑戰5】供應鏈整合
電子設計自動(dòng)化EDA(Electronics Design Automation)工具在半導體制造中越來(lái)越重要。在小芯片模式下，EDA工具商、芯片商、封測商都要與時(shí)俱進(jìn)做出改變，比方小芯片模式出現問(wèn)題可能需要EDA工具從架構探索甚至物理設計方面提供全面支持，不同芯片商、封裝商的進(jìn)度也需要同步。
【挑戰6】SdC Tool
工研院資通所組長(cháng)許鈞瓏指出小芯片倉庫(IP Mall）、架構探索與效能分析(Sowhere Defined Chiplet)工具的重要性，前者可以依產(chǎn)品需求挑選不同制程、功能的小芯片，后者可以檢測前者的效能與良率狀況，「這個(gè)Tool可以有效評估小芯片兜在一起時(shí)的整體表現，如芯片面積、功耗、散熱、訊號、成本等效益?！?

IntelEMIB技術(shù)，此LSI(local Si interposer)用以連結不同Die，同interposer概念。(source：國研院半導體中心)

小芯片與SoC共存互利 各領(lǐng)風(fēng)騷
小芯片具有異質(zhì)整合能力，也被視為突破摩爾定律(Moore’s Law)物理極限、提高芯片運算力、降低成本的良策，它會(huì )是摩爾定律的「最后一棒」，甚至取SoC而代之嗎？工研院資通所組長(cháng)許鈞瓏認為，小芯片會(huì )不會(huì )是摩爾定律的最后一棒很難說(shuō)，但繼續夯個(gè)十年應該沒(méi)問(wèn)題，「設計、封裝等面向都有持續改善的空間，未來(lái)還會(huì )在這個(gè)方向上繼續精進(jìn)發(fā)展?！?br/>他進(jìn)一步說(shuō)明，小芯片是把芯片的某些特定功能做成很小的die，臺積電的CoWoS、Intel的EMID都是封裝技術(shù)的突破，目的是為了異質(zhì)整合，不用像SoC在同一制程下封裝。不過(guò)，小芯片在應用端上主要是高速運算部分，適合少量多樣產(chǎn)品，如追求快速、低成本的AI、服務(wù)型機器人、自駕車(chē)等，「越智能越需要小芯片，比方服務(wù)型機器人具有影像及聲音辨識功能，如果想更新其中一部分功能，只要更換小芯片上的一顆Die即可?！筍oC系統芯片則適合生命周期較長(cháng)、量大、短期不須置換或更新的產(chǎn)品，如手機芯片，「就算蘋(píng)果推出新產(chǎn)品，具有照相、運算、視訊等功能的SoC板基本不會(huì )變，這類(lèi)產(chǎn)品用不到小芯片?！?br/>與AI有關(guān)的芯片如CNN卷積神經(jīng)網(wǎng)絡(luò )（Convolutional Neural Networks)及RNN遞歸神經(jīng)網(wǎng)絡(luò )（Recurrent Neural Networks）芯片做在一塊SoC里成本相當高，「AI是不斷學(xué)習、智能導向，用SoC做死就沒(méi)有功能了，但小芯片可以找到相對應的功能，成本較低，置換也比較容易?！刮磥?lái)如有其他智能需求，如語(yǔ)言需求，可以搭NLP(Natural Language Processing)芯片，不同智能需求堆棧不同的小芯片，量身打造客制化、機動(dòng)性高的產(chǎn)品。由于日常生活不太需要與航空、軍事或AI運算有關(guān)的高端產(chǎn)品，因此，小芯片不會(huì )完全取代SoC，兩者各有擅長(cháng)，視產(chǎn)品需求、成本等考慮選擇適合的技術(shù)。

國研院半導體中心副主任謝嘉民強調，小芯片不是新概念，但新的應用方式可以增強驅動(dòng)能力，「讓小芯片發(fā)揮更好的效能，必須克服研發(fā)與制程問(wèn)題，整合好就能用得更好?！?br/>國研院半導體中心副主任莊英宗從異質(zhì)整合角度看小芯片未來(lái)發(fā)展，他認為多芯片IP發(fā)展已相當精致多元，許多大廠(chǎng)搶食這塊大餅，卻忽略IoT等新創(chuàng )事業(yè)的發(fā)展性，「IoT未來(lái)趨勢很多，profit很大，因為不容易做，所以實(shí)現的很少?！谷?、韓等國已著(zhù)墨小芯片多樣性少量制造如車(chē)用傳感器等產(chǎn)品，「未來(lái)小芯片的決戰場(chǎng)可能在IoT，建議政府、產(chǎn)學(xué)界加速推動(dòng)?！?br/>