一種基于電源管理芯片的新型欠壓保護電路
加入技術(shù)交流群
A novel under-voltage protection circuit based on power management chip
本文引用地址：http://dyxdggzs.com/article/201903/399034.htm李宏杰，李立
（安陽(yáng)工學(xué)院 電子信息與電氣工程學(xué)院，河南 安陽(yáng) 455000）
摘要：針對傳統電源管理芯片中的欠壓保護電路，提出了一種新型低溫漂、低功耗、高精度的欠壓保護電路。采用新型無(wú)電壓比較器的欠壓保護電路架構，通過(guò)基準自偏置產(chǎn)生的無(wú)溫度系數電流與電源采樣電流進(jìn)行比較，進(jìn)而對芯片系統各模塊實(shí)現欠壓保護?；赨MC0.25 μm BCD工藝庫進(jìn)行設計，采用HSPICE仿真軟件進(jìn)行分析。仿真結果表明：在電源電壓上升沿過(guò)程中，當電源電壓低于閾值電壓3.85 V時(shí)，欠壓保護電路輸出高電平，芯片系統被關(guān)斷；在電源電壓下降沿過(guò)程中，當電源電壓低于閾值電壓3.63 V時(shí)，欠壓保護電路輸出高電平，芯片系統被關(guān)斷。上升沿和下降沿的回差電壓為0.22 V。滿(mǎn)足電源管理芯片低溫漂、高精度、低功耗的要
求。
關(guān)鍵詞：欠壓保護；電流比較；閾值電壓；回差電壓
*基金項目：河南省科技攻關(guān)項目（172102310671）；教育廳科學(xué)技術(shù)研究重點(diǎn)項目（15A510017）
0 引言
欠壓保護（under-over lockout，UVLO）電路是電源管理芯片中一種重要的保護電路，能夠對供電電壓進(jìn)行檢測，當供電電壓低于系統預設臨界值時(shí)，芯片系統部分模塊會(huì )被關(guān)斷，防止芯片系統輸出邏輯錯誤和其他不良影響，因此欠壓保護電路被廣泛應用在電源管理芯片中的誤差放大器、振蕩器、電流檢測等模塊中 [1] 。
傳統電壓保護電路通常采用電壓比較器架構，通過(guò)對帶隙基準電壓與電源采樣電壓進(jìn)行比較，當電源采樣電壓低于基準電壓值時(shí)，欠壓保護電路輸出高電平，芯片系統部分模塊被關(guān)斷；當電源采樣電壓高于基準電壓值時(shí)，欠壓保護電路輸出低電平，芯片系統重新正常工作 [2] 。欠壓保護電路的輸出級采用施密特觸發(fā)器和反饋控制回路產(chǎn)生遲滯電壓，防止芯片系統由于電源電壓波動(dòng)被反復關(guān)斷[3] 。雖然傳統欠壓保護電路原理簡(jiǎn)單、架構成熟，但是傳統欠壓保護電路需要帶隙基準模塊提供基準電壓，并且需要電壓比較器對帶隙基準電壓和電源電壓進(jìn)行比較，電路的功耗較大 [4] 。
本文基于UMC0.25 μm BCD工藝庫設計了一種新型欠壓保護電路，采用無(wú)電壓比較器電路架構，通過(guò)基準自偏置產(chǎn)生的電流與電源采樣電流進(jìn)行比較，當電源電壓低于系統預設值時(shí)，欠壓保護電路輸出高電平，芯片系統部分模塊被關(guān)斷；當電源電壓重新高于預設值時(shí)，欠壓保護電路輸出低電平，芯片系統正常工作。輸出級電路采用反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片由于電源波動(dòng)反復關(guān)斷。
1 傳統欠壓保護電路原理及架構傳統欠壓保護電路如圖1所示。其中，R0、R1和R2為采樣電阻。由電阻串聯(lián)分壓原理可知，電源采樣電壓V0大小為：
電源采樣電壓V0和帶隙基準電壓VREF通過(guò)電壓比較器進(jìn)行比較，當電源采樣電壓V0低于帶隙基準電壓VREF時(shí)，欠壓保護輸出電壓UVLO_OUT輸出高電平，芯片系統部分模塊被關(guān)斷；當電源采樣電壓V0高于帶隙基準電壓VREF時(shí)，欠壓保護輸出電壓UVLO_OUT輸出低電平，芯片系統重新正常工作。欠壓保護電路輸出級采用施密特觸發(fā)器和反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片系統由于電源波動(dòng)反復關(guān)斷。
雖然傳統欠壓保護電路架構成熟、原理簡(jiǎn)單，但是由于傳統欠壓保護電路額外需要帶隙基準模塊，電路功耗較大。同時(shí)需要電壓比較器對電源采集電壓和帶隙基準電壓比較，電路較為復雜[5] 。
2 新型欠壓保護電路原理及架構
本文所提的新型欠壓保護電路如圖2所示。電路共分為啟動(dòng)與偏置電路、基準自偏置電路、欠壓保護核心電路和反饋控制電路四部分。各部分電路工作原理如下：
2.1 啟動(dòng)與偏置電路
啟動(dòng)電路由晶體管M1~M3和偏置電流Ibias組成。當系統供電模塊提供偏置電流Ibias為2μA時(shí)，欠壓保護電路正常啟動(dòng)。M1~M3管構成的電流鏡結構可以對偏置電流Ibias進(jìn)行復制，通過(guò)調節各管子的寬長(cháng)比可以調節電流的大小。啟動(dòng)電路為欠壓保護電路，其他模塊提供合適的偏置電流。
2.2 基準自偏置電路
基準自偏置電路由Q1、Q2和R1組成。其中Q1和Q2是發(fā)射結面積之比為1:8的NPN晶體管。由半導體物理知識可得：
因此，流過(guò)電阻R1的電流IR1大小為：
其中，ISS為晶體管發(fā)射結的飽和電流，其大小正比于發(fā)射結面積[6] 。M4晶體管的漏極電壓為：
由 雙 極 型 晶 體 管 VBE的 溫 度 特 性 可 知 ，
因此選擇合適的電阻R1，就可以使V0點(diǎn)的電壓為無(wú)溫度系數。
2.3 欠壓保護核心電路
欠壓保護電路由晶體管M4~M10、R2和R3組成。其中R2和R3構成電源電壓采集電路。當電源電壓VDD發(fā)生變化時(shí)，通過(guò)電源采樣電阻R2和R3采樣出與之成正比的電流I0，其大小為：
M7和M9構成的電流鏡把I0復制到UVLO_OUT端。I0與無(wú)溫度系數的電流IR1在UVLO_OUT端進(jìn)行比較。當I0<IR1時(shí)，欠壓保護輸出電壓UVLO_OUT為高電平；當I0>IR1時(shí)，欠壓保護輸出電壓UVLO_OUT為低電平。
2.4 反饋控制電路
反饋控制電路由R2、R3和M8組成。當欠壓保護電壓UVLO_OUT輸出高電平時(shí)，M8管柵極為高電平導通，R3被短路。此時(shí)的電源采樣電流I0大小I0=VDD/R2。為回差電流DI大小為：
3 仿真結果及分析
本文提出的基于電源管理芯片新型欠壓保護電路采用UMC0.25 μm BCD工藝庫設計，利用HSPICE仿真軟件進(jìn)行仿真，仿真結果如下：
圖3為本文提出的新型欠壓保護電路的瞬態(tài)特性仿真曲線(xiàn)。從圖中可以看出，當電源電壓VDD由小變大或由大變小過(guò)程中，當VDD小于上升沿和下降沿的門(mén)限電壓值時(shí)，UVLO_OUT輸出高電平，此時(shí)芯片系統部分模塊被關(guān)斷；當VDD大于上升沿和下降沿的門(mén)限電壓值時(shí)，UVLO_OUT輸出低電平，此時(shí)芯片正常工作。并且上升沿和下降沿的門(mén)限電壓不一致，存在回差電壓。
圖4為本文提出的新型欠壓保護電路的回差電壓仿真曲線(xiàn)。從圖中可以看出，電源電壓上升沿的跳變門(mén)限電壓為3.85 V，下降沿的跳變門(mén)限電壓為3.63 V，回差電壓△I為0.22 V?？梢杂行У谋苊庑酒到y由于電源電壓波動(dòng)而出現的反復關(guān)斷。
4 結論
本文提出了一種基于電源管理芯片的新型欠壓保護電路。采用無(wú)電壓比較器電路架構，通過(guò)基準自偏置電路產(chǎn)生的無(wú)溫度系數的電流與電源采樣電流進(jìn)行比較。當電源電壓在上升沿或下降沿低于系統預設值時(shí)，欠壓保護電路輸出高電平，芯片系統部分模塊被關(guān)斷；當電源電壓高于系統預設值時(shí)，欠壓保護電路輸出低電平，芯片系統重新正常工作。同時(shí)上升沿和下降沿的跳變門(mén)限電壓之間設有回差電壓，防止芯片系統由于電源波動(dòng)而反復關(guān)斷。本文設計的新型欠壓保護電路滿(mǎn)足電源管理芯片低溫漂、低功耗、高精度要求。
參考文獻：
[1] 李艷麗，馮全源. 一種低溫漂的欠壓保護電路設計[J]. 電子技術(shù)應用，2014（6）：30-32.
[2] 王慧麗，馮全源. 一種結構簡(jiǎn)單的新型CMOS欠壓保護電路[J]. 電子器件，2017,40(3):593-596.
[3] 湛衍,姚遠，黃武康.一種電機驅動(dòng)芯片的欠壓保護電路的設計[J].電子器件, 2013,36(5):709-711.
[4] 王智鵬,楊虹一款無(wú)電壓比較器的欠壓保護電路[J].電子世界, 2012, 13:51-52.
[5] 王銳,唐婷婷.一種BiCMOS欠壓保護電路的設計[J].電子科技, 2006, 10:76-78.
[6] 唐宇,馮全源.一種低溫漂低功耗帶隙基準的設計[J].電子元件與材料,2014,33(2):30-33.
作者簡(jiǎn)介
李宏杰（1989-），男，碩士，講師，主要研究方向：模擬集成電路設計。
李 立（1984-），男，碩士，講師，主要研究方向：光電集成電路設計。
本文來(lái)源于科技期刊《電子產(chǎn)品世界》2019年第4期第46頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處
評論