如何通過(guò)電源去耦來(lái)保持電源進(jìn)入集成電路（IC）的各點(diǎn)的低阻抗？

　　如何通過(guò)電源去耦來(lái)保持電源進(jìn)入集成電路(IC)的各點(diǎn)的低阻抗?

　　諸如放大器和轉換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對于單電源器件，其中一個(gè)引腳通常連接到地。如ADC和DAC等混合信號器件可以具有模擬和數字電源電壓以及I/O電壓。像FPGA這樣的數字IC還可以具有多個(gè)電源電壓，例如內核電壓、存儲器電壓和I/O電壓。

　　不管電源引腳的數量如何，IC數據手冊都詳細說(shuō)明了每路電源的允許范圍，包括推薦工作范圍和最大絕對值，而且為了保持正常工作和防止損壞，必須遵守這些限制。

　　然而，由于噪聲或電源紋波導致的電源電壓的微小變化—即便仍在推薦的工作范圍內—也會(huì )導致器件性能下降。例如在放大器中，微小的電源變化會(huì )產(chǎn)生輸入和輸出電壓的微小變化，如圖1所示。

　　圖1. 放大器的電源抑制顯示輸出電壓對電源軌變化的靈敏度。

　　放大器對電源電壓變化的靈敏度通常用電源抑制比(PSRR)來(lái)量化，其定義為電源電壓變化與輸出電壓變化的比值。

　　圖1顯示了典型高性能放大器(OP1177)的PSR隨頻率以大約6dB/8倍頻程(20dB/10倍頻程)下降的情況。圖中顯示了采用正負電源兩種情況下的曲線(xiàn)圖。盡管PSRR在直流下是120dB，但較高頻率下會(huì )迅速降低，此時(shí)電源線(xiàn)路上有越來(lái)越多的無(wú)用能量會(huì )直接耦合至輸出。

　　如果放大器正在驅動(dòng)負載，并且在電源軌上存在無(wú)用阻抗，則負載電流會(huì )調制電源軌，從而增加交流信號中的噪聲和失真。

　　盡管數據手冊中可能沒(méi)有給出實(shí)際的PSRR，數據轉換器和其他混合信號IC的性能也會(huì )隨著(zhù)電源上的噪聲而降低。電源噪聲也會(huì )以多種方式影響數字電路，包括降低邏輯電平噪聲容限，由于時(shí)鐘抖動(dòng)而產(chǎn)生時(shí)序錯誤。