Achronix與Mentor共同打造以高等級邏輯綜合（HLS）與FPGA技術(shù)的連接推動(dòng)5G應用新發(fā)展

　　FPGA技術(shù)因為具有其并行執行、運算性能高、功耗低、可重配置以及相比ASIC開(kāi)發(fā)周期短等優(yōu)點(diǎn)，目前在各個(gè)領(lǐng)域中都有廣泛的應用。但是隨著(zhù)FPGA器件資源容量的不斷提高，邏輯設計的規模也越來(lái)越大，傳統的邏輯代碼設計變得十分復雜，開(kāi)發(fā)周期也愈發(fā)漫長(cháng)。由此，在2018年8月,基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半導體知識產(chǎn)權(IP)領(lǐng)導性企業(yè)Achronix半導體公司(Achronix Semiconductor Corporation)日前宣布：該公司FPGA技術(shù)系列產(chǎn)品已獲得其合作伙伴、西門(mén)子旗下的Mentor公司的支持，將持續為其提供優(yōu)化的高等級邏輯綜合(HLS)流程。 HLS的引入，對于提高FPGA開(kāi)發(fā)效率，提高算法的收斂、迭代速度，有著(zhù)非常明顯的效果。

　　該集成開(kāi)發(fā)環(huán)境使設計人員能夠使用Mentor的Catapult?HLS和Achronix的ACE設計工具快速的用C ++實(shí)現FPGA設計。此項合作首先已可用于5G無(wú)線(xiàn)應用，以減少整體開(kāi)發(fā)工作并提高結果的質(zhì)量(QoR)，它適用于任何面向Achronix技術(shù)的設計。

　　“Mentor功能強大的Catapult工具和Achronix的嵌入式FPGA技術(shù)結合在一起，可為那些其SoC設計需要高性能FPGA技術(shù)的公司提供了真正獨到的價(jià)值組合，而這些SoC可以使用經(jīng)過(guò)驗證的、基于C語(yǔ)言的設計流程來(lái)進(jìn)行配置，”Achronix負責市場(chǎng)營(yíng)銷(xiāo)的副總裁Steve Mensor評論道。 “這種組合型解決方案很好地證明了Mentor和Achronix工程團隊之間的緊密合作關(guān)系。 我們首先面向的目標應用是5G無(wú)線(xiàn)，但是在其他許多需要最快開(kāi)發(fā)時(shí)間的細分市場(chǎng)應用中，這項整體解決方案的獨特功能都有其價(jià)值?！?/p>

　　“我們高興地歡迎Achronix加入Mentor OpenDoor計劃，并樂(lè )于成為Achronix合作伙伴計劃的活躍成員。 這種開(kāi)放且相互配合的合作伙伴關(guān)系具有非常高的戰略意義，并已經(jīng)被證明是有益于我們的共同客戶(hù)，“Mentor公司Calypto Systems業(yè)務(wù)部市場(chǎng)營(yíng)銷(xiāo)總監Ellie Burns說(shuō)到。 “Achronix eFPGA提供了極強大的功能，它能夠適應一款具有現場(chǎng)可編程能力的SoC的后期變化和新要求。 再加上Catapult HLS和C ++的驗證速度，芯片設計人員現在可以在幾天而不是幾周或幾個(gè)月內輕松地從算法更改轉化為全新的低功耗、高性能硬件?！?/p>

　　將Catapult添加到Achronix設計流程

　　將Catapult HLS添加到Speedcore嵌入式FPGA技術(shù)設計流程，可使設計人員能夠在IP開(kāi)發(fā)的后期階段進(jìn)行算法更改，并優(yōu)化算法和數字微架構。 集成化的驗證環(huán)境支持為已生成寄存器傳輸級(RTL)的代碼去重用軟件測試，從而將對專(zhuān)用RTL測試臺的需求減少80%以上。

　　Achronix ACE設計工具支持Catapult的RTL構造和原生語(yǔ)句。 目前，用于A(yíng)chronix的Speedcore eFPGA產(chǎn)品及其Speedster獨立FPGA芯片的Achronix邏輯庫已被集成到流程中。

　　Achronix的高性能和高密度FPGA技術(shù)可用于數據中心計算、網(wǎng)絡(luò )和存儲中的各種硬件加速應用，5G無(wú)線(xiàn)基礎設施及網(wǎng)絡(luò )加速，先進(jìn)駕駛員輔助系統(ADAS)和自動(dòng)駕駛汽車(chē)。

　　Achronix經(jīng)過(guò)Mentor公司的高等級邏輯綜合(HLS)流程支持后不斷優(yōu)化的FPGA技術(shù)，和之前相比在性能開(kāi)發(fā)、功能實(shí)現等方面都有著(zhù)很大的進(jìn)步，并且能使芯片設計的過(guò)程中低功耗和高性能，讓更多的研發(fā)人員，甚至算法設計人員，可以更加容易的使用FPGA完成設計。也更能發(fā)揮出FPGA并行的優(yōu)勢，并且此項合作也應用到5G無(wú)線(xiàn)應用中，必將對今后5G技術(shù)產(chǎn)生重大影響。