DMA緩存解耦的一點(diǎn)見(jiàn)解

DMA(英文全稱(chēng)：Direct Memory Access，中文：直接內存訪(fǎng)問(wèn))是一種不經(jīng)過(guò)CPU而直接從內存存取數據的數據交換模式。在DMA模式下，CPU只須向DMA控制器下達指令，讓DMA控制器來(lái)處理數據的傳送，數據傳送完畢再把信息反饋給CPU，這樣就很大程度上減輕了CPU資源占有率，可以大大節省系統資源。

DMA的傳輸模型結構見(jiàn)下圖：

Figure 1 DMA傳輸模型

從上圖可知，使用DMA從源地址傳輸數據到目的地址，數據都必須通過(guò)DMA控制器內部的寄存器或FIFO作緩存，而不是在源和目的地之間直接傳輸，這是因為源和目的所在設備的傳輸速度不一樣，接口也不一樣，要適應這些情況，數據在DMA控制器內的緩存是必不可少的，這樣可使在低速設備傳輸數據時(shí)，高速設備可被釋放并可被重新利用，這可看作是一種解耦，使低速設備和高速都能高效工作而不相互影響。

筆者在工作過(guò)程中，曾遇到一個(gè)有關(guān)DMA的issue，具體如下：在某個(gè)應用使用DMA進(jìn)行大數據量傳輸過(guò)程中，經(jīng)常出現數據傳輸異常，檢查系統的調試打印信息，發(fā)現DMA在階段性傳輸結束(會(huì )產(chǎn)生相應的中斷)后，重新啟動(dòng)新階段的DMA傳輸(使用相同的通道)時(shí)，有時(shí)會(huì )出現申請的DMA通道還在活動(dòng)狀態(tài)的情況，導致后面的數據傳輸無(wú)法正常啟動(dòng)。按照一般的思路，驅動(dòng)程序設置好參數，啟動(dòng)DMA后，就可以去做其他工作，中斷的到來(lái)就意味著(zhù)該次的DMA傳輸結束了，但矛盾的是有時(shí)發(fā)現傳輸結束的DMA通道卻不在空閑狀態(tài)，要說(shuō)明的是，所有的DMA通道資源都是預先分配好的，不同驅動(dòng)程序使用各自不同的通道，不會(huì )互相干擾。開(kāi)始認為是驅動(dòng)程序沒(méi)有設計好，出現競爭導致函數重入，但閱讀整個(gè)驅動(dòng)源碼后，沒(méi)有發(fā)現這方面的問(wèn)題。

重新分析整個(gè)DMA傳輸過(guò)程：數據從源設備到目標設備，中間是要經(jīng)過(guò)DMA controller Data transfer register或FIFO這個(gè)中轉站暫存，而中斷產(chǎn)生的條件是只要源或目的地址更新到與通知地址相同，這樣當中斷發(fā)生時(shí)，最后的數據可能還在中轉站內，傳輸還在進(jìn)行當中，由于最后的數據傳輸什么時(shí)候能真正結束，取決于目標器件以及當時(shí)的總線(xiàn)仲裁等情況，時(shí)間比較隨機，此時(shí)中斷服務(wù)函數重新啟動(dòng)新階段傳輸前檢查該通道時(shí)就有可能查詢(xún)到DMA通道還處于忙狀態(tài)，這樣就會(huì )導致重新啟動(dòng)DMA通道失敗而無(wú)法繼續進(jìn)行數據傳輸。

初步認為issue的產(chǎn)生是由于真正的數據傳輸結束滯后于DMA中斷的產(chǎn)生(這個(gè)應該是硬件設計的一個(gè)bug)，因此解決的方法就是加入等待，這可以通過(guò)多次重復查詢(xún)來(lái)實(shí)現。按照這個(gè)思路，修改驅動(dòng)程序，重新進(jìn)行測試，問(wèn)題沒(méi)有復現，數據傳輸正常，這說(shuō)明以上的分析推斷是正確的。

通過(guò)上面的例子可以看到，充分理解DMA設計的一些硬件基本機理，對我們在工作當中解決一些實(shí)際問(wèn)題還是很有幫助的。