MOS管與最簡(jiǎn)單CMOS邏輯門(mén)電路

現代單片機主要是采用CMOS工藝制成的。

1、MOS管

MOS管又分為兩種類(lèi)型：N型和P型。如下圖所示：

以N型管為例，2端為控制端，稱(chēng)為“柵極”;3端通常接地，稱(chēng)為“源極”;源極電壓記作Vss，1端接正電壓，稱(chēng)為“漏極”，漏極電壓記作VDD。要使1端與3端導通，柵極2上要加高電平。

對P型管，柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導通，柵極5要加低電平。

在CMOS工藝制成的邏輯器件或單片機中，N型管與P型管往往是成對出現的。同時(shí)出現的這兩個(gè)CMOS管，任何時(shí)候，只要一只導通，另一只則不導通(即“截止”或“關(guān)斷”)，所以稱(chēng)為“互補型CMOS管”。

2、CMOS邏輯電平

高速CMOS電路的電源電壓VDD通常為+5V;Vss接地，是0V。

高電平視為邏輯“1”，電平值的范圍為：VDD的65%～VDD(或者VDD-1.5V～VDD)

低電平視作邏輯“0”，要求不超過(guò)VDD的35%或0～1.5V。

+1.5V～+3.5V應看作不確定電平。在硬件設計中要避免出現不確定電平。

近年來(lái)，隨著(zhù)亞微米技術(shù)的發(fā)展，單片機的電源呈下降趨勢。

低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應用中，VDD為2.7V，甚至1.8V的單片機也已經(jīng)出現。將來(lái)電源電壓還會(huì )繼續下降，降到0.9V，但低于VDD的35%的電平視為邏輯“0”，高于VDD的65%的電平視為邏輯“1”的規律仍然是適用的。

3、非門(mén)

非門(mén)(反向器)是最簡(jiǎn)單的門(mén)電路，由一對CMOS管組成。其工作原理如下：

A端為高電平時(shí)，P型管截止，N型管導通，輸出端C的電平與Vss保持一致，輸出低電平;A端為低電平時(shí)，P型管導通，N型管截止，輸出端C的電平與VDD一致，輸出高電平。

4、與非門(mén)

與非門(mén)工作原理：

①、A、B輸入均為低電平時(shí)，1、2管導通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低電平時(shí)，1、3管導通，2、4管截止，C端電位與1管的漏極保持一致，輸出高電平。

③、A輸入低電平，B輸入高電平時(shí)，情況與②類(lèi)似，亦輸出高電平。

④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導通，C端電壓與地一致，輸出低電平。

5、或非門(mén)

或非門(mén)工作原理：

①、A、B輸入均為低電平時(shí)，1、2管導通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低電平時(shí)，1、4管導通，2、3管截止，C端輸出低電平。

③、A輸入低電平，B輸入高電平時(shí)，情況與②類(lèi)似，亦輸出低電平。

④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導通，C端電壓與地一致，輸出低電平。

注：將上述“與非”門(mén)、“或非”門(mén)邏輯符號的輸出端的小圓圈去掉，就成了“與”門(mén)、“或”門(mén)的邏輯符號。而實(shí)現“與”、“或”功能的電路圖則必須在輸出端加上一個(gè)反向器，即加上一對CMOS管，因此，“與”門(mén)實(shí)際上比“與非”門(mén)復雜，延遲時(shí)間也長(cháng)些，這一點(diǎn)在電路設計中要注意。

6、三態(tài)門(mén)

三態(tài)門(mén)的工作原理：

當控制端C為“1”時(shí)，N型管3導通，同時(shí)，C端電平通過(guò)反向器后成為低電平，使P型管4導通，輸入端A的電平狀況可以通過(guò)3、4管到達輸出端B。

當控制端C為“0”時(shí)，3、4管都截止，輸入端A的電平狀況無(wú)法到達輸出端B，輸出端B呈現高電阻的狀態(tài)，稱(chēng)為“高阻態(tài)”。

這個(gè)器件也稱(chēng)作“帶控制端的傳輸門(mén)”。帶有一定驅動(dòng)能力的三態(tài)門(mén)也稱(chēng)作“緩沖器”，邏輯符號是一樣的。

注：從CMOS等效電路或者真值表、邏輯表達式上都可以看出，把“0”和“1”換個(gè)位置，“與非”門(mén)就變成了“或非”門(mén)。對于“1”有效的信號是“與非”關(guān)系，對于“0”有效的信號是“或非”關(guān)系。

上述圖中畫(huà)的邏輯器件符號均是正邏輯下的輸入、輸出關(guān)系，即對“1”(高電平)有效而言。而單片機中的多數控制信號是按照負有效(低電平有效)定義的。例如片選信號CS(Chip Select)，指該信號為“0”時(shí)具有字符標明的意義，即該信號為“0”表示該芯片被選中。因此，“或非”門(mén)的邏輯符號也可以畫(huà)成下圖。

7、組合邏輯電路

“與非”門(mén)、“或非”門(mén)等邏輯電路的不同組合可以得到各種組合邏輯電路，如譯碼器、解碼器、多路開(kāi)關(guān)等。

組合邏輯電路的實(shí)現可以使用現成的集成電路，也可以使用可編程邏輯器件，如PAL、GAL等實(shí)現。