如何采用開(kāi)放式芯片協(xié)議（OCP）總線(xiàn)的跟蹤儀器與架構？

MIPS 科技公司攜手其他業(yè)內領(lǐng)先的嵌入式處理器與 IP 開(kāi)發(fā)商，決定共同采用開(kāi)放式芯片協(xié)議(OCP)插槽作為標準化供應商進(jìn)行片上總線(xiàn)集成的中立方法。本文將就總線(xiàn)級片上儀器(OCI)和支持基于OCP 系統的分析工具進(jìn)行詳盡討論。

基于 OCP 的總線(xiàn)可進(jìn)行多種高帶寬操作，在基本數據傳輸的基礎上添加了許多新的特性和功能。這些新性能包括專(zhuān)用總線(xiàn)命令模式、脈沖操作、多數據標簽以及用于增加跟蹤信號數量的擴展能力。附錄中列出的 MIPS24K OCP 接口就是這類(lèi)產(chǎn)品的典型。除了提供基本地址尋址和數據操作的總線(xiàn)接口信號外，OCP 還提供多種可選信號，以調用專(zhuān)用處理器的特定強化功能，如數據排列、脈沖及多線(xiàn)程運行等功能。

采用 OCP 這類(lèi)先進(jìn)總線(xiàn)架構的另一個(gè)好處是，它能夠更有效地協(xié)調內部大量集成內核的復雜工作。分析因素包括對給定OCP 接口提出特定的問(wèn)題，以及片上子系統性能等更受全球關(guān)注的問(wèn)題。這些問(wèn)題涵蓋諸如理解和優(yōu)化傳輸效率、延遲、飽和、資源沖突和其他操作選項等可能對處理器元件的性能和運行產(chǎn)生直接影響等因素

雖然仿真是開(kāi)發(fā)流程的重要環(huán)節，但無(wú)論是在原型還是在系統級驗證階段，對硬件本身狀況進(jìn)行分析也是同樣重要的環(huán)節，而最終產(chǎn)品本身的硬件分析就更加重要了。在大多數情況下，諸如硬件內嵌入式總線(xiàn)在信息分析中所遇到的問(wèn)題通常是能見(jiàn)度難題 —— 您很難確定自己看不到的問(wèn)題。使用傳統的 JTAG 掃描通常很難解決這個(gè)能見(jiàn)度難題，其原因在于：

由于總線(xiàn)運行的多周期性，在一個(gè)總線(xiàn)運行周期內有些信號會(huì )在不同時(shí)段變得非?；钴S，調試工具應當進(jìn)行連續的跟蹤，而不是單個(gè)周期的瞬態(tài)圖;

總線(xiàn)運行問(wèn)題牽涉到至少兩個(gè)通信時(shí)鐘(如處理器和存儲器外設)。傳統的調試方法，如暫停部分系統進(jìn)行測試可能會(huì )帶來(lái)變化并引入新的變量，從而干預測試環(huán)節和過(guò)程;

如果問(wèn)題是間歇性和少量的，那么追蹤操作就應當采用觸發(fā)模式，如實(shí)時(shí)捕獲有重要意義的總線(xiàn)周期信息。

目前廣泛采用的具有調試功能的嵌入式OCP 總線(xiàn)方法是在設計中添加片上儀器(OCI)，以改善子系統接口的能見(jiàn)度。OCI 實(shí)際上是一個(gè)專(zhuān)門(mén)用來(lái)高效跟蹤嵌入式信號的IP 子系統。它既不通過(guò) JTAG 端口進(jìn)行緩沖，也不通過(guò)專(zhuān)門(mén)的測試端口流到您的 PC 上以供觀(guān)看。 OCI 能夠提供成功的嵌入式設計所必需的高效跟蹤功能，廣泛應用于調試、嵌入式處理器運行控制和邏輯分析。OCI 解決方案能夠解決片上總線(xiàn)分析中 SoC 的特定問(wèn)題，并為非可見(jiàn)的總線(xiàn)接口提供強大的調試能見(jiàn)度。最近OCI 解決方案已開(kāi)始面市。

顯示的是一個(gè)基本的多內核架構(雙處理器、存儲器接口和采用通用片上總線(xiàn)的定制化IP)和幾類(lèi)可使該子系統更加簡(jiǎn)化，并可提高調試效率的可添加儀器。圖1 詳盡列出了本文探討的重點(diǎn)——總線(xiàn)監測與跟蹤儀器的組成部分，其他支持或補充的儀器分區可以包含在處理器和邏輯分析調試的地址中。

調試儀器的功能基本可劃分為兩個(gè)主要類(lèi)型：

·專(zhuān)門(mén)用于進(jìn)行調試控制、支持特定處理器和其他內核的系統內分析分區;

·支持跟蹤和任何用戶(hù)定義信號的更為通用的邏輯分析器分區。

總線(xiàn)分析通常用來(lái)處理用于通用邏輯分析的同類(lèi)儀器，也能執行總線(xiàn)架構和協(xié)議專(zhuān)用信號信息的線(xiàn)上處理和后處理。應當強調的是，圖中所示的所有儀器都與單個(gè) JTAG 流程鏈關(guān)系緊密，因此需要通過(guò)定制的JTAG 控制器接口進(jìn)行訪(fǎng)問(wèn)。通過(guò)同樣的JTAG 接口還能夠訪(fǎng)問(wèn)邊界掃描和其他傳統的JTAG 功能。

處理器內核的系統內分析器(ISA)分區能夠為處理器提供特定的運行控制、觸發(fā)硬/軟件斷點(diǎn)監測及實(shí)時(shí)跟蹤指令和數據等操作。

FS2 ISA-MIPS 能夠執行以下典型的處理器調試子系統操作：

·JTAG 內核的啟動(dòng)、停止、斷點(diǎn)和單步執行;

·無(wú)限制的軟件斷點(diǎn);

·多達15個(gè)硬件事件/斷點(diǎn);

·基于指令執行、存儲、IO操作、地址值或地址范圍、操作碼類(lèi)型或級別的觸發(fā)操作;

·每個(gè)周期高達64 位的實(shí)時(shí)跟蹤;

·執行分支跟蹤信息的跟蹤;

·采用指令碼和執行顯示的調試器。

為了最有效地利用跟蹤信息，ISA 通常會(huì )采用分支跟蹤信息等壓縮技術(shù)，這樣就能夠使ISA 集中處理指令中斷，從而減少所消耗的存儲器資源。跟蹤信息可以與GDB等調試器軟件工具流程鏈緊密集成，實(shí)現更好的源代碼分析和相關(guān)性。只要設計和資源運用得當，單個(gè)ISA 分區內就能集成不止一個(gè)內核(給定類(lèi)型)，并可作為多內核系統調試中的共享資源。

在大多數設計中，處理器只是需要進(jìn)行系統分析的若干子系統之一。在特殊應用的協(xié)處理器、存儲控制器、外設及其他功能的設計中都包含邏輯分區。邏輯與處理器IP 在調試要求上有幾個(gè)重要區別。

邏輯導航器是First Silicon SolutiONs公司開(kāi)發(fā)的一個(gè)通用JTAG 兼容邏輯分析器的儀器，其主要功能包括：

·負責監測和跟蹤合成過(guò)程中選取的所有用戶(hù)定義信號;

·64K跟蹤周期中支持高達256 個(gè)信號(采用片上 RAM);

·門(mén)受限的應用的跟蹤范圍最小可達1個(gè)信號×64 個(gè)周期;

·任何跟蹤信號和外部觸發(fā)邊緣或水平的組合或連續觸發(fā);

·基于狀態(tài)的順序觸發(fā)器和基于儀器分區資源的計數器觸發(fā);

·同步化多儀器的可選時(shí)間戳記 ~ 制定單周期或擴展時(shí)間跟蹤的時(shí)間戳記，可以設置長(cháng)達48位;

包含一個(gè)可通過(guò)JTAG 端口進(jìn)行調試控制的JTAG 控制通用寄存器。

FS2 總線(xiàn)導航器等片上總線(xiàn)分析器能夠為總線(xiàn)運行提供定制化邏輯分析儀器操作?？偩€(xiàn)分析有兩種典型的操作形式 —— 接口跟蹤重要信號的形式(OCP 插槽)或總線(xiàn)結構內的跟蹤形式。OCP具有插槽級跟蹤能力，能夠跟蹤從每個(gè)總線(xiàn)主控路由到總線(xiàn)導航器的輸入多工器的信號。既能一次對一個(gè)總線(xiàn)主控進(jìn)行跟蹤，又能根據特定應用需求對所有總線(xiàn)主控中選定的信號進(jìn)行跟蹤。

總線(xiàn)導航器還能確定諸如給定設計的邊帶和可選信號的數據字的大小和數量，以確定合成過(guò)程中RTL 操作的參數，從而實(shí)現給定設計的定制化跟蹤。

總線(xiàn)導航器還可像用于基于OCP 狀態(tài)的處理器調試操作的低延遲觸發(fā)那樣，為MIPS調試分區提供直接交叉觸發(fā)接口分區。同樣，處理器輸出也能夠用于總線(xiàn)儀器的可選輸出信號，在處理器操作的基礎上實(shí)現總線(xiàn)啟動(dòng)和停止的低延遲觸發(fā)。