確寶SoC設計順利進(jìn)行，硬件仿真不可少

在當今競爭激烈的形勢下，使富含嵌入式軟件的復雜電子設備更快面市，但是同時(shí)確保其更便宜更可靠，是一種相當冒險的做法。未經(jīng)徹底測試的硬件設計不可避免地導致返工，增加設計成本并延長(cháng)布局流程的網(wǎng)表交付時(shí)間，并最終延遲上市時(shí)間目標，對收益源造成破壞性影響。

推遲嵌入式軟件的測試也潛藏有錯過(guò)上市機遇的可能，會(huì )帶來(lái)更嚴重的后果。

正因為如此，項目周期的驗證部分極大地占用計劃時(shí)間變成了很常見(jiàn)的事情。其中的根本原因，在于跟蹤和消除錯誤極為不易，尤其是在片上系統 (SoC) 的軟件內容以每年約 200% 的速度增長(cháng)的情況下。與此相反，設計的硬件部分僅增長(cháng)約 50%。

硬件仿真作為系統驗證的基礎

雖然虛擬原型和現場(chǎng)可編程門(mén)陣列 (FPGA) 原型在早期嵌入式軟件測試上已受到關(guān)注，但對于軟件和硬件的集成并無(wú)助益。前者缺乏追蹤硬件錯誤所需的硬件精確性，而對于盡快消除錯誤所需的硬件調試，后者能力有限。

因此，開(kāi)發(fā)團隊和項目經(jīng)理已轉而采用硬件仿真作為其驗證策略的基礎。硬件仿真是一種多功能驗證工具，有許多相關(guān)優(yōu)勢，包括軟硬件協(xié)同驗證或測試硬件和軟件集成的功能。它已受到軟件開(kāi)發(fā)者的注意，因為這是能夠確保嵌入式系統軟件通過(guò)底層硬件正常工作的唯一驗證工具。對于致力于調試復雜 SoC 設計的硬件工程師來(lái)說(shuō)，這也是值得注意的，因為工程師可以憑借該方法追蹤硬件內的軟件錯誤或軟件行為中的硬件錯誤。硬件仿真的其他優(yōu)勢包括快速匯編功能、軟件驗證、全面的設計調試和可擴展性，可滿(mǎn)足包括數十億應用程序特定集成電路 (ASIC) 門(mén)的設計。此外，它能夠以驗證嵌入式軟件和執行系統驗證必需的高速率來(lái)處理數十億驗證周期(圖 1)。

過(guò)去，硬件調試和測試是項目周期驗證部分的唯一工作，此作業(yè)由硬件描述語(yǔ)言 (HDL) 測試平臺驅動(dòng)的邏輯軟件仿真進(jìn)行管理。傳統的大箱式硬件仿真只用于最大型的設計。很多開(kāi)發(fā)團隊已采用正式驗證對軟件仿真進(jìn)行補充，以增加基礎覆蓋范圍并確保不遺漏特殊用例。但是，只有硬件仿真可以在比較可行的時(shí)間內完成 SoC 設計的全部驗證任務(wù)，并緩解與基于事件的軟件仿真相關(guān)的運行問(wèn)題。

都是軟件內容的問(wèn)題

SoC 的軟件內容使協(xié)同驗證成為驗證策略中一個(gè)非常重要的部分，因為它可以在投片前確認一個(gè)嵌入式 SoC 的硬件和軟件部分同時(shí)得到驗證且正確交互。

過(guò)去，如果設計流片后發(fā)生硬件問(wèn)題，軟件開(kāi)發(fā)者必須盡其所能設法圍繞問(wèn)題進(jìn)行編碼。在 SoC 完成之前驗證軟件，設計團隊可以在進(jìn)入硅片階段之前解決硬件問(wèn)題。如前所述，硬件仿真檢查用于確保嵌入式軟件根據規范在硬件上運行。

過(guò)去使用各種調試引擎進(jìn)行軟件調試。每種引擎有一個(gè)核心，充分利用硬件對處理器內部工作的可視性和控制功能。雖然提供了部分調試功能，但由于處理器提供的接入方式，診斷問(wèn)題的能力受限。此外，由于傳統軟件調試通常發(fā)生在實(shí)際系統中，軟件開(kāi)發(fā)者以目標系統速度在實(shí)際硬件上執行實(shí)際代碼。這樣他們可以通過(guò)大量代碼迅速找到錯誤的程序。

這些傳統技術(shù)在調試 SoC 時(shí)無(wú)效，因為沒(méi)有實(shí)際硬件，無(wú)法以真實(shí)系統速度執行代碼。一般來(lái)說(shuō)，只要執行代碼且軟件模擬器提供所有硬件可視性，即可仿真硬件。但問(wèn)題是速度 - 調試代碼是很慢的一種方法。

例如，如果 SoC 設計為在 Linux 上運行程序，軟件開(kāi)發(fā)者必須以數十億時(shí)鐘周期完成 Linux 啟動(dòng)，軟件才能開(kāi)始執行。粗略估計這會(huì )以約 10 赫茲 (Hz) 的典型軟件仿真速度花費 28 年以上完成 Linux 啟動(dòng)。

不管調試硬件還是軟件，傳統硬件和軟件調試工具都無(wú)法得知彼此的任何情況。如果采用復雜的大型 SoC 設計，嘗試找到問(wèn)題時(shí)獨立完成兩種調試是效率低下的。

兩者結合是最為理想的方法，這樣硬件仿真就可以節約時(shí)間。SoC 硬件通常在 FPGA 或其他可編程器件中實(shí)施，速度更快。在此設置中，根據運行速度，最快可以 15 分鐘的速度完成 Linux 啟動(dòng)。硬件仿真可提供與硬件調試器相似的斷點(diǎn)和波形控制及可視性。

確認 SoC 設計按預期工作

硬件仿真以其高性能(這是軟件需求推動(dòng)的越來(lái)越重要的需求)在一眾驗證工具中脫穎而出。它能夠確認 SoC 設計按計劃工作，并適于處理大到十億 ASIC 等效門(mén)的復雜設計，且每月可完成超過(guò)一萬(wàn)億驗證周期。即使是這樣，現階段使用硬件仿真進(jìn)行徹底詳盡的功能驗證仍然是可用的最具成本效益且有效的調試方法(圖 2)。

引入事務(wù)級建模 (TLM) 和事務(wù)處理器可用性可將硬件仿真轉為一系列垂直市場(chǎng)的虛擬平臺測試環(huán)境。事務(wù)處理器作為驗證知識產(chǎn)權 (IP) 組合的一部分，是外設功能或協(xié)議的一種高級抽象模型。事務(wù)處理器通常作為現成 IP 提供，可用于各種不同的協(xié)議。典型的事務(wù)處理器通常包括 PCIe、USB、FireWire、Ethernet、Digital Video、RGB、HDMI、I2C、UART 和 JTAG 器件。

更好驗證更多的復雜系統

先前，硬件設計獨立于要在芯片上執行的軟件的開(kāi)發(fā)。但今非昔比，由于 SoC 處理器數量翻倍且每代產(chǎn)品包含兩倍的軟件內容，軟件問(wèn)題成為開(kāi)發(fā)團隊和項目經(jīng)理優(yōu)先考慮的對象?，F在，開(kāi)發(fā)團隊證實(shí)預期軟件在硬件平臺正常工作后，SoC 才算完整。

SoC 是一個(gè)全面的嵌入式系統，需要進(jìn)行硬件仿真來(lái)驗證其能否正常工作。通過(guò)硬件仿真，開(kāi)發(fā)團隊可以更策略性地進(jìn)行計劃，并根據多個(gè)抽象層面實(shí)施調試方法。他們可以同時(shí)在硬件和嵌入式軟件之間追蹤錯誤，確定問(wèn)題所在。通過(guò)具有更高性?xún)r(jià)比且有效的方式，他們在這個(gè)過(guò)程中節約了時(shí)間，大幅降低錯過(guò)上市機遇的風(fēng)險。