淺談PCB疊層設計

在設計多層PCB電路板之前，設計者需要首先根據電路的規模、電路板的尺寸和電磁兼容(EMC)的要求來(lái)確定所采用的電路板結構，也就是決定采用4層，6層，還是更多層數的電路板。確定層數之后，再確定內電層的放置位置以及如何在這些層上分布不同的信號。這就是多層PCB層疊結構的選擇問(wèn)題。

層疊結構是影響PCB板EMC性能的一個(gè)重要因素，也是抑制電磁干擾的一個(gè)重要手段。

本節將介紹多層PCB板層疊結構的相關(guān)內容。

對于電源、地的層數以及信號層數確定后，它們之間的相對排布位置是每一個(gè)PCB工程師都不能回避的話(huà)題;

層的排布一般原則：

1、確定多層PCB板的層疊結構需要考慮較多的因素。從布線(xiàn)方面來(lái)說(shuō)，層數越多越利于布線(xiàn)，但是制板成本和難度也會(huì )隨之增加。對于生產(chǎn)廠(chǎng)家來(lái)說(shuō)，層疊結構對稱(chēng)與否是PCB板制造時(shí)需要關(guān)注的焦點(diǎn)，所以層數的選擇需要考慮各方面的需求，以達到最佳的平衡。對于有經(jīng)驗的設計人員來(lái)說(shuō)，在完成元器件的預布局后，會(huì )對PCB的布線(xiàn)瓶頸處進(jìn)行重點(diǎn)分析。結合其他EDA工具分析電路板的布線(xiàn)密度;再綜合有特殊布線(xiàn)要求的信號線(xiàn)如差分線(xiàn)、敏感信號線(xiàn)等的數量和種類(lèi)來(lái)確定信號層的層數;然后根據電源的種類(lèi)、隔離和抗干擾的要求來(lái)確定內電層的數目。這樣，整個(gè)電路板的板層數目就基本確定了。

2、元件面下面(第二層)為地平面，提供器件屏蔽層以及為頂層布線(xiàn)提供參考平面;敏感信號層應該與一個(gè)內電層相鄰(內部電源/地層)，利用內電層的大銅膜來(lái)為信號層提供屏蔽。電路中的高速信號傳輸層應該是信號中間層，并且?jiàn)A在兩個(gè)內電層之間。這樣兩個(gè)內電層的銅膜可以為高速信號傳輸提供電磁屏蔽，同時(shí)也能有效地將高速信號的輻射限制在兩個(gè)內電層之間，不對外造成干擾。

3、所有信號層盡可能與地平面相鄰;

4、盡量避免兩信號層直接相鄰;相鄰的信號層之間容易引入串擾，從而導致電路功能失效。在兩信號層之間加入地平面可以有效地避免串擾。

5、主電源盡可能與其對應地相鄰;

6、兼顧層壓結構對稱(chēng)。

7、對于母板的層排布，現有母板很難控制平行長(cháng)距離布線(xiàn)，對于板級工作頻率在50MHZ以上的(50MHZ以下的情況可參照，適當放寬)，建議排布原則：

● 元件面、焊接面為完整的地平面(屏蔽);

●無(wú)相鄰平行布線(xiàn)層;

●所有信號層盡可能與地平面相鄰;

●關(guān)鍵信號與地層相鄰，不跨分割區。

注：具體PCB的層的設置時(shí)，要對以上原則進(jìn)行靈活掌握，在領(lǐng)會(huì )以上原則的基礎上，根據實(shí)際單板的需求，如：是否需要一關(guān)鍵布線(xiàn)層、電源、地平面的分割情況等，確定層的排布，切忌生搬硬套，或摳住一點(diǎn)不放。

8、多個(gè)接地的內電層可以有效地降低接地阻抗。例如，A信號層和B信號層采用各自單獨的地平面，可以有效地降低共模干擾。

常用的層疊結構:

4層板

下面通過(guò) 4 層板的例子來(lái)說(shuō)明如何優(yōu)選各種層疊結構的排列組合方式。

對于常用的 4 層板來(lái)說(shuō)，有以下幾種層疊方式(從頂層到底層)。

(1)Siganl_1(Top)，GND(Inner_1)，POWER(Inner_2)，Siganl_2(Bottom)。

(2)Siganl_1(Top)，POWER(Inner_1)，GND(Inner_2)，Siganl_2(Bottom)。

(3)POWER(Top)，Siganl_1(Inner_1)，GND(Inner_2)，Siganl_2(Bottom)。

顯然，方案 3 電源層和地層缺乏有效的耦合，不應該被采用。

那么方案 1 和方案 2 應該如何進(jìn)行選擇呢?

一般情況下，設計人員都會(huì )選擇方案 1 作為 4層板的結構。選擇的原因并非方案 2 不可被采用，而是一般的 PCB 板都只在頂層放置元器件，所以采用方案 1 較為妥當。

但是當在頂層和底層都需要放置元器件，而且內部電源層和地層之間的介質(zhì)厚度較大，耦合不佳時(shí)，就需要考慮哪一層布置的信號線(xiàn)較少。對于方案 1而言，底層的信號線(xiàn)較少，可以采用大面積的銅膜來(lái)與 POWER 層耦合;反之，如果元器件主要布置在底層，則應該選用方案 2 來(lái)制板。

如果采用層疊結構，那么電源層和地線(xiàn)層本身就已經(jīng)耦合，考慮對稱(chēng)性的要求，一般采用方案 1。

6層板

在完成 4 層板的層疊結構分析后，下面通過(guò)一個(gè) 6 層板組合方式的例子來(lái)說(shuō)明 6 層板層疊結構的排列組合方式和優(yōu)選方法。

(1)Siganl_1(Top)，GND(Inner_1)，Siganl_2(Inner_2)，Siganl_3(Inner_3)，POWER(Inner_4)，Siganl_4(Bottom)。

方案 1 采用了 4 層信號層和 2 層內部電源/接地層，具有較多的信號層，有利于元器件之間的布線(xiàn)工作，但是該方案的缺陷也較為明顯，表現為以下兩方面。

① 電源層和地線(xiàn)層分隔較遠，沒(méi)有充分耦合。

② 信號層 Siganl_2(Inner_2)和 Siganl_3(Inner_3)直接相鄰，信號隔離性不好，容易發(fā)生串擾。

(2)Siganl_1(Top)，Siganl_2(Inner_1)，POWER(Inner_2)，GND(Inner_3)，Siganl_3(Inner_4)，Siganl_4(Bottom)。

方案 2 相對于方案 1，電源層和地線(xiàn)層有了充分的耦合，比方案 1 有一定的優(yōu)勢，但是

Siganl_1(Top)和 Siganl_2(Inner_1)以及 Siganl_3(Inner_4)和 Siganl_4(Bottom)信號層直接相鄰，信號隔離不好，容易發(fā)生串擾的問(wèn)題并沒(méi)有得到解決。

(3)Siganl_1(Top)，GND(Inner_1)，Siganl_2(Inner_2)，POWER(Inner_3)，GND(Inner_4)，Siganl_3(Bottom)。

相對于方案 1 和方案 2，方案 3 減少了一個(gè)信號層，多了一個(gè)內電層，雖然可供布線(xiàn)的層面減少了，但是該方案解決了方案 1 和方案 2 共有的缺陷。

① 電源層和地線(xiàn)層緊密耦合。

② 每個(gè)信號層都與內電層直接相鄰，與其他信號層均有有效的隔離，不易發(fā)生串擾。

③ Siganl_2(Inner_2)和兩個(gè)內電層 GND(Inner_1)和 POWER(Inner_3)相鄰，可以用來(lái)傳輸高速信號。兩個(gè)內電層可以有效地屏蔽外界對 Siganl_2(Inner_2)層的干擾和Siganl_2(Inner_2)對外界的干擾。

綜合各個(gè)方面，方案 3 顯然是最優(yōu)化的一種，同時(shí)，方案 3 也是 6 層板常用的層疊結構。通過(guò)對以上兩個(gè)例子的分析，相信讀者已經(jīng)對層疊結構有了一定的認識，但是在有些時(shí)候，某一個(gè)方案并不能滿(mǎn)足所有的要求，這就需要考慮各項設計原則的優(yōu)先級問(wèn)題。遺憾的是由于電路板的板層設計和實(shí)際電路的特點(diǎn)密切相關(guān)，不同電路的抗干擾性能和設計側重點(diǎn)各有所不同，所以事實(shí)上這些原則并沒(méi)有確定的優(yōu)先級可供參考。但可以確定的是，設計原則 2(內部電源層和地層之間應該緊密耦合)在設計時(shí)需要首先得到滿(mǎn)足，另外如果電路中需要傳輸高速信號，那么設計原則 3(電路中的高速信號傳輸層應該是信號中間層，并且?jiàn)A在兩個(gè)內電層之間)就必須得到滿(mǎn)足。

10層板

PCB典型10層板設計

一般通用的布線(xiàn)順序是TOP--GND---信號層---電源層---GND---信號層---電源層---信號層---GND---BOTTOM

本身這個(gè)布線(xiàn)順序并不一定是固定的，但是有一些標準和原則來(lái)約束：如top層和bottom的相鄰層用GND，確保單板的EMC特性;如每個(gè)信號層優(yōu)選使用GND層做參考平面;整個(gè)單板都用到的電源優(yōu)先鋪整塊銅皮;易受干擾的、高速的、沿跳變的優(yōu)選走內層等等。

下表給出了多層板層疊結構的參考方案，供參考。

PCB設計之疊層結構改善案例(From金百澤科技)

問(wèn)題點(diǎn)

產(chǎn)品有8組網(wǎng)口與光口，測試時(shí)發(fā)現第八組光口與芯片間的信號調試不通，導致光口8調試不通，無(wú)法工作，其他7組光口通信正常。

1、問(wèn)題點(diǎn)確認

根據客戶(hù)端提供的信息，確認為L(cháng)6層光口8與芯片8之間的兩條差分阻抗線(xiàn)調試不通;

2、客戶(hù)提供的疊構與設計要求

改善措施

影響阻抗信號因素分析：

線(xiàn)路圖分析：客戶(hù)L56層阻抗設計較為特殊，L6層阻抗參考L5/L7層，L5層阻抗參考L4/L6層，其中L5/L6層互為參考層，中間未做地層屏蔽，光口8與芯片8之間線(xiàn)路較長(cháng)，L6層與L5層間存在較長(cháng)的平行信號線(xiàn)(約30%長(cháng)度)容易造成相互干擾，從而影響了阻抗的精準度，阻抗線(xiàn)的設計屏蔽層不完整，也造成阻抗的不連續性，其他7組部分也有相似問(wèn)題，但相對較輕微。

L56層存在特殊設計(均為信號層，存在差分阻抗平行設計、相鄰阻抗層間未設計參考地層)，客戶(hù)端未充分考慮相鄰層走線(xiàn)存在的干擾，導致調試不通問(wèn)題。

與客戶(hù)溝通對疊層進(jìn)行優(yōu)化，將L45、L56、L67層結構進(jìn)行了調整，介質(zhì)層厚度分別由20.87mil、6mil、13mil 調整為5.12mil、22.44mil、5.12mil，將而L4、L7間的參考地層間的距離拉近，L56層互為參考且屏蔽不足的線(xiàn)路層距離拉遠，減少干擾。

優(yōu)化后的疊層結構：

優(yōu)化后的阻抗匹配：

改善效果

通過(guò)調整疊層結構，拉大L56層相鄰信號層之間的距離，串擾造成的系統故障問(wèn)題得到解決。