pcb設計信號失真常被忽視的來(lái)源——過(guò)孔

多年以來(lái)，工程師們開(kāi)發(fā)了幾種方法來(lái)處理引起PCB設計中高速數字信號失真的噪音。隨著(zhù)設計技術(shù)與時(shí)俱進(jìn)，我們應對這些新挑戰的技術(shù)復雜性也日益增加。目前，數字設計系統的速度按GHz計，這個(gè)速度產(chǎn)生的挑戰遠比過(guò)去顯著(zhù)。由于邊緣速率以皮秒計，任何阻抗不連續、電感或電容干擾均會(huì )對信號質(zhì)量造成不利影響。盡管有各種來(lái)源會(huì )造成信號干擾，但一個(gè)特別而時(shí)常被忽視的來(lái)源就是過(guò)孔。

簡(jiǎn)單過(guò)孔中的隱患

高密度互連（HDI）、高層數印刷電路板和厚背板/中間板中的過(guò)孔信號會(huì )受到更多抖動(dòng)、衰減和更高誤碼率（BER）的影響，導致數據在接收端被錯誤解釋。

以背板和子卡為例。當遇到阻抗不連續時(shí)，焦點(diǎn)在于這些板子與母卡之間的連接器。通常情況下，這些連接器在阻抗方面非常匹配，不連續實(shí)際源自過(guò)孔。

隨著(zhù)數據速率的增加，由鍍通孔（PTH）過(guò)孔結構引起的失真量也會(huì )增加——通常以遠高于相關(guān)數據速率增量的指數級速率增加。例如，一個(gè)PTH過(guò)孔在6.25Gb/s時(shí)的失真通常比在3.125Gb/s時(shí)產(chǎn)生的失真大兩倍以上。

在底層和頂層出現的不需要的過(guò)孔殘段延伸層，使過(guò)孔顯示為較低的阻抗不連續性。工程師們克服這些過(guò)孔額外電容的一個(gè)方法是，將其長(cháng)度最小化，從而減小其阻抗。這就是背鉆的由來(lái)。

長(cháng)過(guò)孔殘段信號失真［1］

使用背鉆技術(shù)

通過(guò)清除過(guò)孔殘段，背鉆已被廣泛認為是把通道信號衰減降到最低程度的簡(jiǎn)單而有效的方法。該技術(shù)被稱(chēng)為定深鉆孔，它采用傳統的數控（NC）鉆孔設備。同時(shí)，該技術(shù)可應用于任何類(lèi)型的電路板，而不只是像背板一樣的厚板。

相對于原始過(guò)孔，背鉆法使用的鉆頭直徑稍大，以便移除不需要的導體殘段。該鉆頭通常比主鉆規格大8mil，但許多制造商都能滿(mǎn)足更嚴格的規格。

需要記住的是，距離走線(xiàn)與平面的間距需要足夠大，以保證背鉆程序不會(huì )穿透附近的走線(xiàn)和平面。為避免穿透走線(xiàn)和平面，建議間距為10mil。

一般而言，通過(guò)背鉆減少過(guò)孔殘段的長(cháng)度有許多好處，包括：

按數量級降低確定性抖動(dòng)，使得誤碼率更低。

通過(guò)改善的阻抗匹配降低信號衰減。

降低來(lái)自殘段的電磁干擾/電磁兼容性輻射，并增加通道帶寬。

降低共振勵磁模式和過(guò)孔間串擾。

以比順序層壓法更低的制造成本，將設計和布局影響降到最低。

背鉆橫截面

通過(guò)背鉆溝通設計意圖

隨著(zhù)背鉆技術(shù)在高密度互連和高速設計應用中的頻繁使用，此方法也帶來(lái)了可靠性問(wèn)題。其中一部分問(wèn)題包括缺乏設計指南、制造公差、以及如何確保將設計意圖良好地傳達到制造單位。

那么，如何確保您的制造商擁有背鉆目標過(guò)孔和鍍通孔元件需要的所有信息？如何保持跟蹤整個(gè)設計過(guò)程中背鉆規格的多個(gè)級別？

其實(shí)需要的東西非常簡(jiǎn)單：集成到設計規則中的簡(jiǎn)單可視化配置工具，使您能為所選對象指定不同的背鉆配置。然后，就可以讓了解哪些過(guò)孔需要背鉆的軟件來(lái)幫您干活了。

參考文獻：

［1］ Dudnikov、George和Vladimir Duvanenko。“線(xiàn)路板和背板內更高速帶寬傳輸的匹配端接殘段過(guò)孔技術(shù)”。所有商標和注冊商標均由各自所有者持有。摘要（未注明日期）：無(wú)頁(yè)碼。線(xiàn)路板和背板內更高速帶寬傳輸的匹配端接殘段過(guò)孔技術(shù)。Sanmina – SCI，2008年。網(wǎng)絡(luò )發(fā)布。2016年9月9日。