PCB設計：繞等長(cháng)

一、為什么需要“繞等長(cháng)”

傳輸線(xiàn)等長(cháng)包括差分對內等長(cháng)，也包括相同類(lèi)型的傳輸線(xiàn)組內等長(cháng)。如果傳輸線(xiàn)不等長(cháng)會(huì )帶來(lái)一些信號完整性的問(wèn)題，包括時(shí)序不滿(mǎn)足要求、損耗過(guò)大或者容易受干擾等等。最簡(jiǎn)單的方式就通過(guò)繞線(xiàn)使差分對不同的兩段傳輸線(xiàn)長(cháng)度一致。

隨著(zhù)高速電路的發(fā)展，電路的設計在朝著(zhù)高速高密度的方向發(fā)展。速度和密度高了的話(huà)，各種信號完整性、EMI的問(wèn)題就出來(lái)。這也就出現了各種各樣的設計要求規則，比如阻抗穩定性、同組同層、等長(cháng)設計等等。今天咱們就來(lái)討論一個(gè)由等長(cháng)而引發(fā)的一個(gè)設計問(wèn)題，即繞線(xiàn)設計，如下圖所示：

在設計中，特別是DDR3/4/5這類(lèi)的設計，總會(huì )有很多的信號線(xiàn)存在，每一組的數據或者地址控制命令信號線(xiàn)都有一定的等長(cháng)要求，如下所示為某芯片手冊的要求：

在設計時(shí)，當達不到要求時(shí)，工程師首先想到的都是繞線(xiàn)，然后還出現了非常多的繞線(xiàn)方式。如下圖所示：

PCB（印刷電路板）設計中走線(xiàn)需要繞等長(cháng)主要是為了保證信號的同步和完整性。這在高速信號傳輸和差分信號對設計中尤為重要。以下是一些具體原因：

1、時(shí)序的要求：

在高速信號傳輸中，如DDR、PCIe等，數據線(xiàn)和時(shí)鐘線(xiàn)之間的長(cháng)度差異會(huì )導致信號的延時(shí)不同。如果走線(xiàn)長(cháng)度不一致，信號到達的時(shí)間就會(huì )不同，可能會(huì )導致時(shí)鐘和數據不同步，造成數據錯誤。也就是說(shuō)同步信號系統“有時(shí)鐘和數據”的系統，需要滿(mǎn)足“建立時(shí)間”setup time和“保持時(shí)間” hold time。

比較早的一些SoC會(huì )給出各種時(shí)序參數，讓工程師自己計算等長(cháng)的要求，或者計算線(xiàn)長(cháng)差的要求。

那么時(shí)鐘和信號線(xiàn)之間就會(huì )有延時(shí)差要求，現在很多IC已經(jīng)設計很好了，只需要保持時(shí)鐘和信號“等長(cháng)”就可以。

2、同組信號的同步性

在一些對時(shí)序要求非常嚴格的系統中，所有信號需要在特定的時(shí)刻到達。如果走線(xiàn)長(cháng)度不一致，會(huì )導致某些信號先到達，某些信號后到達，破壞了系統的時(shí)序要求。

對于有些總線(xiàn)來(lái)說(shuō)，數據是一組數據，地址，命令這些也是一組數據，需要組間等長(cháng)。

3、差分信號對：

對于差分信號對（如LVDS、USB、Ethernet等），兩條信號線(xiàn)之間必須保持等長(cháng)，以確保差分對的信號在接收端保持相位一致。如果兩條線(xiàn)長(cháng)度不一致，會(huì )導致信號相位偏移，影響信號傳輸的質(zhì)量。

理想情況下，差分信號是正負對稱(chēng)的，其共模份量為零或者只有直流份量，如圖所示。如果差分線(xiàn)的正負傳輸線(xiàn)長(cháng)度不等，造成傳輸時(shí)間不一致，實(shí)際上就是信號在時(shí)間軸上的不對稱(chēng)，在終端負載電阻上就能觀(guān)察到圖2所示的波形。顯然此時(shí)的正負波形不能?chē)栏駥ΨQ(chēng)，差分電路中的正負電流無(wú)法抵消，于是其電源中就有共模電流份量在流動(dòng)。

研究過(guò)EMI的人都知道，共模輻射是最難對付的。





PCB設計：差分線(xiàn)

二、一些需要繞等長(cháng)的信號

三、“等長(cháng)”≠“等延時(shí)”

相同物理長(cháng)度的兩段傳輸線(xiàn)如下圖所示，一段直線(xiàn)A，一段繞線(xiàn)B，A和B哪一段的延時(shí)會(huì )更大？

本文就和大家聊一聊平時(shí)咱們繞線(xiàn)的方式到底存在一些什么問(wèn)題？為了完成這個(gè)問(wèn)題的研究，特意做了一個(gè)測試板，設計了研究對象為10inch的傳輸線(xiàn)，一段做參考為直線(xiàn)（上），一段為繞線(xiàn)（下），如下圖所示：

一般，大家通常都會(huì )認為，這樣已經(jīng)算等長(cháng)了，而且是完全等長(cháng)。但是，通過(guò)測量其傳輸特性，測量的結果如下圖所示，我們可以看到，其差異還是不小，相差了12.73ps（紅色圓圈），而且繞線(xiàn)比直線(xiàn)傳輸的更快。

這12.7ps換算成物理長(cháng)度，約為80mil。80mil的長(cháng)度應該是讓有經(jīng)驗的工程師嚇一跳，畢竟平時(shí)硬件工程師說(shuō)：給我做好等長(cháng)，誤差在2mil的時(shí)候都會(huì )跳起腳來(lái)大罵。當然，我們這里做實(shí)驗設計的為10inch，通常很多布線(xiàn)都沒(méi)這么長(cháng)，但是也有一些布線(xiàn)確實(shí)非常長(cháng)的。但是，不管怎么樣，這個(gè)實(shí)驗都告訴了我們，物理等長(cháng)，不等于實(shí)際設計就等長(cháng)了。這也是為什么，近年來(lái)，業(yè)界一些廠(chǎng)商都提倡時(shí)序等長(cháng)的原因。

這是為什么呢？原因就在于繞線(xiàn)之后，由于趨膚效應和電磁場(chǎng)效應，信號都是在表面傳遞。為了解釋此現象，在A(yíng)DS中設計了一段繞線(xiàn)，進(jìn)行了電磁（EM）仿真，結果如下圖所示：

從上圖中，我們可以看到，在繞線(xiàn)的地方，都是在相對比較緊耦合處場(chǎng)電流密度比較大，呈紅色，在上方（與傳輸線(xiàn)平行）以及傳輸線(xiàn)的中心處，電流密度比較小，呈淺色，這就說(shuō)明信號靠近邊沿處傳遞，這樣就導致了信號傳遞的“更加快速”，所用的時(shí)間更少（本來(lái)可以給大家放一張動(dòng)態(tài)圖的，但是沒(méi)能做好，有機會(huì )的時(shí)候，再給大家show一下）。

而直線(xiàn)的仿真結果如下圖所示（長(cháng)度太長(cháng)，所以只截取一部分）：

通過(guò)以上的分析即可說(shuō)明，相同的物理長(cháng)度，繞線(xiàn)的一段延時(shí)更小，這樣，我們就能回答前面提出來(lái)的問(wèn)題了，顯然是A的延時(shí)更大（繞線(xiàn)更快）。

那么問(wèn)題又來(lái)了，工程師在設計時(shí)遇到不“等長(cháng)”的時(shí)候，如何做好設計呢？第一，把物理等長(cháng)的觀(guān)念改為等時(shí)，不管繞線(xiàn)還是直線(xiàn)，需要的是傳輸延時(shí)是一樣的。有的PCB設計工具是可以使用時(shí)間來(lái)表示物理長(cháng)度的；

第二，有時(shí)序關(guān)系的信號線(xiàn)，在設計時(shí)做到同進(jìn)同出同設計，盡量減少繞線(xiàn)；

第三，如果某一段傳輸線(xiàn)確實(shí)要繞線(xiàn)，繞線(xiàn)的形狀大一點(diǎn)，波與波的距離大一點(diǎn)，或者繞的比直線(xiàn)更長(cháng)一點(diǎn)，至于繞多長(cháng)，我也不知道，還是請工程師進(jìn)行下仿真吧（這就是為什么要進(jìn)行后仿真了）。

這種繞線(xiàn)的研究，并不是說(shuō)每一種總線(xiàn)設計都需要這樣做，對于一些低速信號、對時(shí)序沒(méi)有特別要求的信號或者對EMI沒(méi)有特殊要求的項目，工程師可以不用考慮。