芯片的設計制造，大體分這三個(gè)階段

一顆高性能芯片在區區數百平方毫米的硅片上蝕刻數十億晶體管，晶體管間的間隔只有幾十納米，需要經(jīng)過(guò)幾百道不同工藝加工，而且全部都是基于精細化操作，制作上凝聚了全人類(lèi)的智慧，是當今世界上最先進(jìn)的工藝、生產(chǎn)技術(shù)、尖端機械的集中體現。

我們知道，芯片的設計制造要經(jīng)過(guò)一個(gè)非常復雜的過(guò)程，可大體分為三個(gè)階段：前端設計（邏輯代碼設計）、后端設計（布線(xiàn)過(guò)程）、投片生產(chǎn)（制芯、測試與封裝）。如圖所示：

從圖中可以看出，前端設計包括需求分析、邏輯設計與綜合，輸出門(mén)級網(wǎng)表；后端設計對原有的邏輯、時(shí)鐘、測試等進(jìn)行優(yōu)化，輸出最終版圖；投片生產(chǎn)是在特定電路布線(xiàn)方式與芯片工藝條件下將電路邏輯“畫(huà)”到硅片上的過(guò)程。

一顆高性能芯片在區區數百平方毫米的硅片上蝕刻數十億晶體管，晶體管間的間隔只有幾十納米，需要經(jīng)過(guò)幾百道不同工藝加工，而且全部都是基于精細化操作，制作上凝聚了全人類(lèi)的智慧，是當今世界上最先進(jìn)的工藝、生產(chǎn)技術(shù)、尖端機械的集中體現。在如此復雜和細微的芯片內部，除了完成所宣稱(chēng)的功能之外，在額外的電路中構建一個(gè)后門(mén)，使得可以接受外部控制，一般的驗證檢測手段通常不能找出任何問(wèn)題，一般用戶(hù)也很難察覺(jué)芯片上后門(mén)的操作行為。

在芯片設計階段，對任何的代碼或版圖的改動(dòng)都是非常容易的，在芯片設計階段植入后門(mén)已屢見(jiàn)不鮮、廣為人知，但是，在制造生產(chǎn)階段，同樣也可能被有意植入后門(mén)，而這一點(diǎn)則往往被人們所忽略。

據報道，2016年6月，在DARPA和國家科學(xué)基金會(huì )支持下，美國密歇根大學(xué)首次在開(kāi)源OR 1200處理器制造中植入模擬惡意電路（即硬件木馬），可進(jìn)行遠程控制和實(shí)施攻擊。如下圖所示，該硬件木馬比傳統數字電路構成的硬件木馬小2個(gè)數量級，結構小巧，難以檢測，易于實(shí)現，危害極大。該事例再次證實(shí)了芯片潛在安全風(fēng)險來(lái)源從設計階段延伸至制造階段，給芯片安全帶來(lái)新的挑戰。

應根據應用需求合理選擇工藝制程

近年來(lái)，隨著(zhù)技術(shù)的不斷進(jìn)步，芯片工藝水平也得到逐步提高，較小的工藝制程能夠在同樣大小的硅片上容納更多數量的芯片，可以增加芯片的運算效率；也使得芯片功耗更小。

但是，芯片尺寸的縮小也有其物理限制，摩爾定律正在逐漸失效，當我們將晶體管縮小到 20nm左右時(shí)，就會(huì )遇到量子物理中的問(wèn)題，晶體管存在漏電現象，抵消縮小芯片尺寸獲得的效益；另外，必須采用更高精度的機器進(jìn)行芯片的掩膜蝕刻，會(huì )帶來(lái)制造成本高、良品率下降等問(wèn)題。

由此可見(jiàn)，芯片的工藝制程并不是越小越好，在我們推進(jìn)核心芯片自主化研制過(guò)程中，絕不能一味追求高端工藝和高性能，而是根據應用需求選擇國內成熟制造工藝，做到量力而行、夠用就好。

如何實(shí)現真正意義的自主可控

盧錫城院士指出，自主可控至少應包括三個(gè)方面的涵義：一是信息系統的軟件在設計和制造階段不會(huì )被對手插入惡意功能，導致潛藏的不安全隱患；二是無(wú)論平時(shí)、戰時(shí)都能按需提供相應軟硬件產(chǎn)品，供應保障不受制于人；三是掌握核心技術(shù)，軟硬件產(chǎn)品能適應技術(shù)進(jìn)步或需求變化自主發(fā)展。

多年來(lái)實(shí)踐經(jīng)驗告訴我們，核心芯片的國產(chǎn)化是一項長(cháng)期艱苦的工作，無(wú)任何捷徑可走，依靠買(mǎi)來(lái)的技術(shù)只會(huì )讓我們的信息系統成為“房子蓋在沙堆上”，只會(huì )讓信息系統的發(fā)展永遠被別人“牽著(zhù)鼻子走”。唯有把核心技術(shù)和自主知識產(chǎn)權牢牢掌握在自己手里，堅持芯片設計、流片、生產(chǎn)全過(guò)程國產(chǎn)化，才能做到信息安全不受制于人，產(chǎn)業(yè)發(fā)展不受制于人，也才會(huì )有真正意義上的自主可控。