<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 電源與新能源 > 設計應用 > 什么是FPGA,ASIC,如何設計一個(gè)適用于它們的供電系統

什么是FPGA,ASIC,如何設計一個(gè)適用于它們的供電系統

作者: 時(shí)間:2017-10-11 來(lái)源:網(wǎng)絡(luò ) 收藏

  什么是FPGA?

  FPGA(Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。

本文引用地址:http://dyxdggzs.com/article/201710/365357.htm

  FPGA的工作原理:

  FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸入輸出模塊IOB(Input Output Block)和內部連線(xiàn)(Interconnect)三個(gè)部分。 現場(chǎng)可編程門(mén)陣列(FPGA)是可編程器件,與傳統邏輯電路和門(mén)陣列(如PAL,GAL及CPLD器件)相比,FPGA具有不同的結構。FPGA利用小型查找表(16&TImes;1RAM)來(lái)實(shí)現組合邏輯,每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端,觸發(fā)器再來(lái)驅動(dòng)其他邏輯電路或驅動(dòng)I/O,由此構成了既可實(shí)現組合邏輯功能又可實(shí)現時(shí)序邏輯功能的基本邏輯單元模塊,這些模塊間利用金屬連線(xiàn)互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內部靜態(tài)存儲單元加載編程數據來(lái)實(shí)現的,存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式,并最終決定了FPGA所能實(shí)現的功能,FPGA允許無(wú)限次的編程。

  什么是ASIC?

  目前,在集成電路界ASIC被認為是一種為專(zhuān)門(mén)目的而設計的集成電路。是指應特定用戶(hù)要求和特定電子系統的需要而設計、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶(hù)的需求,ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點(diǎn)。

  ASIC工作原理:

  ASIC的設計方法和手段經(jīng)歷了幾十年的發(fā)展演變,從最初的全手工設計發(fā)展到現在先進(jìn)的可以全自動(dòng)實(shí)現的過(guò)程。這也是近幾十年來(lái)科學(xué)技術(shù),尤其是電子信息技術(shù)發(fā)展的結果。從設計手段演變的過(guò)程劃分,設計手段經(jīng)歷了手工設計、計算機輔助設計(ICCAD)、電子設計自動(dòng)化EDA、電子系統設計自動(dòng)化ESDA以及用戶(hù)現場(chǎng)可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上,每個(gè)硅片可以容納數百甚至成千上萬(wàn)個(gè)管芯。集成電路中的晶體管和連線(xiàn)視其復雜程度可以由許多層構成,目前最復雜的工藝大約由6層位于硅片內部的擴散層或離子注入層,以及6層位于硅片表面的連線(xiàn)層組成。就設計方法而言,設計集成電路的方法可以分為全定制、半定制和可編程IC設計三種方式。

  怎樣給他們適配供電系統(包含GPU):

  在 FPGA、GPU 或 ASIC 控制的系統板上,僅有為數不多的幾種管理相關(guān)的設計挑戰,但是由于需要反復調試,所以這類(lèi)挑戰可能使系統的推出時(shí)間嚴重滯后。不過(guò),如果特定設計或類(lèi)似設計已經(jīng)得到產(chǎn)品供應商以及 FPGA、GPU 和 ASIC 制造商的驗證,就可以防止很多和 DC/DC 調節問(wèn)題。分析和解決問(wèn)題的負擔常常落在系統設計師的肩上。配置設計方案復雜的數字部分已經(jīng)占據了這些設計師的大部分精力。因此處理設計方案的模擬和電源部分就成了主要挑戰,因為電源并非如很多設計師所預期的那樣是個(gè)簡(jiǎn)單的任務(wù)。

  周全的電源管理從一開(kāi)始就很有挑戰性

  所有設計任務(wù)一開(kāi)始都很有挑戰性,例如為一個(gè)包含收發(fā)器、內存模塊、傳感器、線(xiàn)路連接器以及網(wǎng)狀 PCB 走線(xiàn)和多層 PCB 平面的復雜系統設計電源管理方案。不過(guò),雜亂無(wú)章地使用 DC/DC 穩壓器、電容器、電感器、散熱器和其他散熱措施以及組件布局來(lái)應對電源管理設計可能會(huì )導致后續設計問(wèn)題。如果系統設計師匆忙決定選擇較差的解決方案,那么后來(lái)可能出現調試工作進(jìn)行不下去的情況。

  從哪里開(kāi)始電源管理設計

  以一種系統化和考慮周全的設計方式,可以很有把握地開(kāi)始任何電源管理電路的設計。換句話(huà)說(shuō),在 PCB 組裝之前,如果分析是準確的,解決了電源管理相關(guān)的設計挑戰,那么就可以簡(jiǎn)化電源管理電路的設計。另外,電源管理指南給出的電路經(jīng)過(guò)測試和驗證,滿(mǎn)足 FPGA、ASIC、GPU 和微處理器以及采用這些及其他數字組件的系統之要求。利用經(jīng)過(guò)驗證的電源管理解決方案設計電源管理電路,將確保項目從一開(kāi)始就很有把握。這是讓設計方案從原型階段快速進(jìn)入生產(chǎn)階段的關(guān)鍵,因為這樣可以節省電源調試時(shí)間。

  一個(gè)很好的例子:給 Arria 10 FPGA 和 Arria 10 SoC 供電

  系統開(kāi)發(fā)人員可以使用 FPGA 開(kāi)發(fā)工具評估 FPGA,而無(wú)須設計一個(gè)完整的系統。圖 1 和圖 2 顯示了 Altera 公司新的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系統) 開(kāi)發(fā)電路板。這些電路板經(jīng)過(guò) Altera 公司的測試和驗證,列舉了有關(guān)布局、信號完整性和電源管理的最佳設計實(shí)踐。

  面向內核、系統和 I/O 的電源管理。面向 Arria 10 等高端 FPGA 的電源管理解決方案應該謹慎選擇。

  一個(gè)經(jīng)過(guò)精心計劃的電源管理設計可以減小 PCB 尺寸、減輕重量并降低復雜性,同時(shí)降低功耗和冷卻成本。這對優(yōu)化系統性能而言是必不可少的。

  例如,為圖 1 中 Arria 10 GX FPGA 的內核供電的 12V DC/DC 穩壓器提供 0.95V/105A,該 DC/DC 穩壓器有幾個(gè)特點(diǎn),對 SoC 的省電方法起到了補充作用:

  ·Arria 10 的 SmartVID 運用 DC/DC 穩壓器中集成的 6 位并聯(lián) VID 接口來(lái)控制 DC/DC 穩壓器,在靜態(tài)和動(dòng)態(tài)情況下降低了 FPGA 功耗。

  ·DC/DC 穩壓器運用 DCR 值非常低的電流檢測方法,通過(guò)最大限度降低電感器中的功耗,提高了效率。溫度補償在電感器溫度較高時(shí)保持準確度或 DCR 值不變。

  表 1 概述了圖 1 所示 Arria 10 開(kāi)發(fā)套件電路板的電源軌和功能。該表列出了凌力爾特公司的器件,并描述了每種器件的功能。訪(fǎng)問(wèn) www.linear.com.cn/altera,點(diǎn)擊 Arria,了解本文所示兩種電路板的詳細技術(shù)信息。

  用 LTpowerPlanner 設計工具定制電源樹(shù)

  如果開(kāi)發(fā)套件中列舉的設計不能滿(mǎn)足自己的電源要求怎么辦?在這種情況下,可以用基于 PC 的 LTpowerPlanner® 工具來(lái)實(shí)現系統電源樹(shù)的個(gè)性化和優(yōu)化。

  從開(kāi)發(fā)套件中給出的建議著(zhù)手;然后容易地重新組織電源構件、改變電源額定值、計算效率和功耗、仿真每個(gè)電源構件、選擇 DC/DC 穩壓器器件型號并驗證定制解決方案。

  LTpowerPlanner 用來(lái)產(chǎn)生滿(mǎn)足 Arria 10 開(kāi)發(fā)套件中 FPGA 要求及系統要求的電源樹(shù) (圖 3),是用途更廣泛的 LTpowerCAD® 設計工具之一。

  LTC2974 (用在電路板上) 增加 PMBus 功能:電源排序、監視、裕度調節和故障記錄

  Loss:功耗

  Sequence On:排序接通

  Sequence Off:排序斷開(kāi)

  Green:綠色

  Blue:藍色

  White:白色

  Pink:粉色

  DC to DC Regulator:DC 至 DC 穩壓器

  Summary Report:總結報告

  Total Input Power:總輸入功率

  Total Output Power:總輸出功率

  Total Power Loss:總功耗

  Total Efficiency:總效率

  Total SoluTIon Size:解決方案總體尺寸

  LTpowerCAD 可幫助用戶(hù):

  ·選擇具體的凌力爾特 DC/DC 穩壓器,以與給定電源性能規格匹配

  ·選擇合適的電源組件 (例如: 電感器、電阻器和電容器)

  ·優(yōu)化效率和功耗

  ·優(yōu)化穩壓器環(huán)路穩定性、輸出阻抗和負載瞬態(tài)響應

  ·將設計方案輸出到 LTspice®

  結論

  我們可以有把握地開(kāi)始電源管理電路布局。使用 LTPowerCAD 和 LTPowerPlanner 這類(lèi)工具,可以大大簡(jiǎn)化對負載點(diǎn)穩壓器以及各部分分析結果的映射任務(wù)。為了舉例說(shuō)明這些優(yōu)勢,本文采用了用于 Altera Arria 10 FPGA 和 SoC以及其他 Altera FPGA (包括電源樹(shù)和材料清單) 的開(kāi)發(fā)套件設計指南。訪(fǎng)問(wèn)以下網(wǎng)址可獲得有關(guān)信息:www.linear.com.cn/altera。如需了解賽靈思 FPGA 開(kāi)發(fā)套件,請訪(fǎng)問(wèn):www.linear.com.cn/xilinx。這些開(kāi)發(fā)套件均經(jīng)過(guò)Altera 、賽靈思或第三方開(kāi)發(fā)商的測試和驗證。



關(guān)鍵詞: fpga asic 電源

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>