基于Multisim數字電子鐘設計

數字電子鐘是用數字集成電路構成并有數字顯示特點(diǎn)的一種現代計數器，與傳統的機械計時(shí)器相比，它具有走時(shí)準、顯示直觀(guān)、無(wú)機械磨損等，因而廣泛應用于車(chē)站、碼頭、商店等公共場(chǎng)所。目前，數字電子鐘的設計，主要是采用計數器等集成電路構成，由于所用集成電路多。連線(xiàn)雜亂，不便閱讀。本文采用層次電路設計，將各單元電路設計成層次電路，這樣每個(gè)單元電路和整體電路連線(xiàn)一目了然，既美觀(guān)也便于閱讀，還有利于團隊設計，因每一層次電路為一獨立電路，便于獨立設計和修改。

1設計任務(wù)

（1）電子鐘能顯示“時(shí)”、“分”、“秒”；

（2）能夠實(shí)現對“時(shí)”、“分”、“秒”的校時(shí)。

2整機框圖

數字電子鐘主要由秒信號發(fā)生器、“時(shí)、分、秒”計數器、譯碼顯示器、校時(shí)電路等組成。秒信號發(fā)生器主要由石英晶體振蕩器或555振蕩器分頻后得到；秒、分都是60進(jìn)制，故由60進(jìn)制計數器構成；時(shí)為24進(jìn)制，即由24進(jìn)制計數器構成；顯示部分由譯碼和數碼顯示構成；校時(shí)電路由門(mén)電路和開(kāi)關(guān)等構成。整機框圖如圖1所示。

3各部分電路設計

3.1秒、分、時(shí)計數器

秒、分計數采用60進(jìn)制計數器，時(shí)采用24進(jìn)制計數器。它們都是8個(gè)BCD碼輸出，1個(gè)進(jìn)位輸出，1個(gè)時(shí)鐘脈沖輸入。在設計層次電路時(shí)，皆可設計為1個(gè)輸入端，9個(gè)輸出端。在Multisim仿真軟件中，執行Place/New Hierachical Block命令，在FiIe Name Of Hierachical Block中填入你要設計的電路名稱(chēng)，如“60進(jìn)制計數器”等，再根據需要在輸入、輸出端口數中填寫(xiě)所需數字，點(diǎn)“OK”后，即得如圖2所示電路層次模塊。雙擊它，得到圖3所示窗口，點(diǎn)Edit HB/SC對其內電路進(jìn)行設計。若要進(jìn)行修改，同樣采用以上步驟。

由此，采用4518十進(jìn)制計數器，設計了60進(jìn)制和24進(jìn)制的計數器，計數器的內部電路分別如圖4、圖5所示。

3.2校準電路

同樣的方法，設計校準電路的層次電路時(shí)，設計為6個(gè)輸入口、3個(gè)輸出口，其內部電路如圖6所示。為便于使用，將校準開(kāi)關(guān)外接。

校時(shí)電路工作過(guò)程如圖7所示，正常工作情況下，J3斷開(kāi)，J1，J2閉合，秒脈沖進(jìn)入計數器。當需要對秒進(jìn)行校正時(shí)，閉合和斷開(kāi)J3，直到需要的數字為止；需要對分校正時(shí)，J3處于閉合的情況下，斷開(kāi)J2，秒脈沖進(jìn)入到分計時(shí)，則分計數器快速計數，直到顯示的時(shí)間為需要的數字為止，再閉合J2；同理，可以對時(shí)進(jìn)行校正。

4整機電路安裝調試

在Multisim中，執行Place/Hierachical Block命令，找到已存儲的層次塊，點(diǎn)打開(kāi)即可出現在電路模扳中，再在元件庫中找出信號發(fā)生器和數碼顯示器。本例中采用現成的信號發(fā)生器，可以將信號頻率設置為較高頻率，以便快速調節。數碼顯示器直接采用16位數碼顯示管，因本例中不會(huì )出現大于9的數碼，即使初始可能出現，可以通過(guò)校時(shí)電路快速調節為所需數字。

為使各電路接線(xiàn)后能順利工作，對各層次塊可以先分別測試其功能。將信號發(fā)生器分別接入60進(jìn)制和24進(jìn)制計數器層次塊，其輸出接數碼管或示波器看其是否能完成其功能。對其校準電路，只有當整機電路接好后，按校準電路所說(shuō)工作方式，看是否能起到時(shí)、分、秒的校準。本例中各模塊皆能完成其功能，接好整機電路后，能完成所需功能，故本例數字電子鐘滿(mǎn)足設計任務(wù)。

5結語(yǔ)

采用層次電路設計方法，對數字電子鐘進(jìn)行了設計，較好地完成了該電路的設計任務(wù)。整機電路連線(xiàn)美觀(guān)，各部分電路功能明確，便于理解整體電路的構成、工作原理等。在數字電路及其他更多的課程中都涉及到較復雜的電路設計，若是采用層次電路設計方法，既便于對電路的理解，也便于團隊協(xié)作，共同完成設計任務(wù)，故而層次電路設計方法將會(huì )廣泛地應用在大型復雜電，路系統的設計中。