EEPW首頁(yè) >>
主題列表 >>
viterbi譯碼器
viterbi譯碼器 文章 進(jìn)入viterbi譯碼器技術(shù)社區
基于FPGA的高速并行Viterbi譯碼器的設計與實(shí)現
- 針對319卷積編碼,提出一種Viterbi譯碼器的FPGA實(shí)現方案。該方案兼顧了資源消耗和譯碼效率,通過(guò)有效的時(shí)鐘和存儲介質(zhì)復用,實(shí)現了高速并行的譯碼功能,并利用Verilog語(yǔ)言在Xilinx ISE 6.2中進(jìn)行了建模仿真和綜合實(shí)現。
- 關(guān)鍵字: 卷積編碼 Viterbi譯碼器 FPGA
共1條 1/1 1 |
viterbi譯碼器介紹
您好,目前還沒(méi)有人創(chuàng )建詞條viterbi譯碼器!
歡迎您創(chuàng )建該詞條,闡述對viterbi譯碼器的理解,并與今后在此搜索viterbi譯碼器的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對viterbi譯碼器的理解,并與今后在此搜索viterbi譯碼器的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
