基于SOPC的JPEG2000編碼器設計
為了滿(mǎn)足網(wǎng)絡(luò )及多媒體領(lǐng)域的應用,JPEG2000的硬件實(shí)現具有重要意義。本文提出了一種改進(jìn)的行式二維小波變換器結構,設計了位平面并行的位平面編碼器和四級流水線(xiàn)結構的算術(shù)編碼器,并將其整合于一個(gè)SOPC中,實(shí)現了JPEG2000編碼系統。整個(gè)設計通過(guò)Altera公司Stratix II系列的EP2S60F1020C5平臺驗證,在最高時(shí)鐘頻率98MHz下能達到編碼分辨率512*512 灰度圖像52frame/s的速度,滿(mǎn)足了實(shí)時(shí)編碼的要求。
基于SOPC的JPEG2000編碼器設計.pdf
評論